FPGA

關(guān)注351人關(guān)注

我要報(bào)錯(cuò)

FPGA（Field－Programmable Gate Array），即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。

再思考FPGA中的同構(gòu)和異構(gòu)設(shè)計(jì)架構(gòu)

早在2001年，我曾寫過一篇專欄文章，內(nèi)容是關(guān)于在針對(duì)信號(hào)處理的應(yīng)用中，采用異質(zhì)結(jié)構(gòu)設(shè)計(jì)所具備的優(yōu)點(diǎn)。我的依據(jù)是：信號(hào)處理應(yīng)用一般包括不同的數(shù)據(jù)速率、數(shù)據(jù)類型和算法;另外，針對(duì)這些不同需求有針對(duì)性地采用不同

電子設(shè)計(jì)自動(dòng)化
2014-04-28

FPGA 信號(hào)處理元件 Altera
Xilinx和Open-Silicon聯(lián)合推出面向All Programmable FPGA的HMC控制器IP

【導(dǎo)讀】賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX))今天攜手同為混合內(nèi)存立方體聯(lián)盟(HMCC)組織創(chuàng)始成員的Open-Silicon公司宣布推出面向賽靈思Virtex?-7 FPGA的混合存儲(chǔ)立方體 (HMC) 控制器IP。面向賽靈思Virtex-7

半導(dǎo)體
2014-04-28

Xilinx Silicon PROGRAMMABLE FPGA
Google模組化智能手機(jī)采用萊迪思FPGA

[導(dǎo)讀] 萊迪思半導(dǎo)體公司宣布，Google的「先進(jìn)技術(shù)和項(xiàng)目（ATAP）」團(tuán)隊(duì)已經(jīng)在雄心勃勃的Project Ara計(jì)劃中采用了萊迪思的FPGA產(chǎn)品，旨在提供世界上第一款模組化智能手機(jī)，擁有各種模組可供使用者進(jìn)行配置。

半導(dǎo)體
2014-04-28

智能手機(jī) 萊迪思 GOOGLE FPGA
提高FPGA嵌入式處理器的系統(tǒng)除錯(cuò)率

目前，越來越多的FPGA設(shè)計(jì)開始采用嵌入式處理器，如PowerPC和賽靈思(Xilinx)的MicroBlaze處理器來完成控制任務(wù)，采用C語言等軟件語言描述這些控制任務(wù)，要比使用VHDL或Verilog等硬件語言描述更加容易。當(dāng)進(jìn)行嵌入式系

電子設(shè)計(jì)自動(dòng)化
2014-04-27

嵌入式處理器 TE COMPUT FPGA
基于Virtex系列FPGA的可編程嵌入式信號(hào)處理背板的開發(fā)設(shè)計(jì)

摘要：介紹了基于Virtex系列FPGA和TMS320C40DSP的可編程通用信號(hào)處理背板的設(shè)計(jì)和制作;并對(duì)Virtex系列FPGA的性能和特點(diǎn)進(jìn)行了分析;同時(shí)還敘述了可編程通用信號(hào)處理背板的調(diào)

嵌入式硬件
2014-04-25

Virtex 嵌入式 FPGA 信號(hào)處理
基于FPGA的全數(shù)字FSK調(diào)制解調(diào)器設(shè)計(jì)

FSK(Frequeney-Shift Keying，頻移鍵控)是用不同頻率的載波來傳送數(shù)字信號(hào)。FSK信號(hào)具有抗干擾能力強(qiáng)、傳輸距離遠(yuǎn)等優(yōu)點(diǎn)，在只常生活和工業(yè)控制中被廣泛采用。例如 CID(Calling Identity Delivery)來電顯示，低速

電子設(shè)計(jì)自動(dòng)化
2014-04-25

調(diào)制解調(diào)器全數(shù)字 FSK調(diào)制解調(diào) FPGA
基于FPGA和EPP的圖像傳感器高速數(shù)據(jù)采集系統(tǒng)

引言USB、串口、并口是PC機(jī)和外設(shè)進(jìn)行通訊的常用接口，但對(duì)于數(shù)據(jù)量大的圖像來說，若利用串行RS-232協(xié)議進(jìn)行數(shù)據(jù)采集，速度不能達(dá)到圖像數(shù)據(jù)采集所需的要求;而用USB進(jìn)行數(shù)據(jù)采集，雖能滿足所需速度，但要求外設(shè)必須支

電子設(shè)計(jì)自動(dòng)化
2014-04-25

圖像傳感器高速數(shù)據(jù)采集系統(tǒng) OV7620 FPGA
基于FPGA的雷達(dá)脈沖壓縮系統(tǒng)設(shè)計(jì)

脈沖壓縮技術(shù)是指對(duì)雷達(dá)發(fā)射的寬脈沖信號(hào)進(jìn)行調(diào)制(如線性調(diào)頻、非線性調(diào)頻、相位編碼)，并在接收端對(duì)回波寬脈沖信號(hào)進(jìn)行脈沖壓縮處理后得到窄脈沖的實(shí)現(xiàn)過程。脈沖壓縮有效地解決了雷達(dá)作用距離與距離分辨率之間的矛

電子設(shè)計(jì)自動(dòng)化
2014-04-25

系統(tǒng)設(shè)計(jì) 雷達(dá) 脈沖壓縮 FPGA
基于FPGA的QPSK信號(hào)源的設(shè)計(jì)與實(shí)現(xiàn)

前言調(diào)相脈沖信號(hào)可以獲得較大的壓縮比，它作為一種常用的脈沖壓縮信號(hào)，在現(xiàn)代雷達(dá)及通信系統(tǒng)中獲得了廣泛應(yīng)用。隨著近年來軟件無線電技術(shù)和電子技術(shù)的發(fā)展，DDS(直接數(shù)字頻率合成)用于實(shí)現(xiàn)信號(hào)產(chǎn)生的應(yīng)用越來越廣。

電子設(shè)計(jì)自動(dòng)化
2014-04-25

信號(hào)源 DDS QPSK FPGA
谷歌Project Ara模塊化智能手機(jī)計(jì)劃選用萊迪思的FPGA產(chǎn)品

萊迪思半導(dǎo)體公司近日宣布谷歌的“先進(jìn)技術(shù)和項(xiàng)目(ATAP)”團(tuán)隊(duì)已經(jīng)在雄心勃勃的 Project Ara計(jì)劃中采用了萊迪思的FPGA產(chǎn)品，旨在提供世界上第一款模塊化智能手機(jī)，擁有各種模塊可供用戶進(jìn)行配置。模塊開發(fā)

電子設(shè)計(jì)自動(dòng)化
2014-04-25

智能手機(jī) 模塊化 PROJECT FPGA
Altera攜手臺(tái)積電打造Arria 10 FPGA/SoC

Altera與臺(tái)積電攜手合作，采用臺(tái)積電專利的細(xì)間距銅凸塊封裝技術(shù)，打造20奈米(nm)Arria 10現(xiàn)場(chǎng)可編程閘陣列(FPGA)與系統(tǒng)單晶片(SoC)。Altera成為首家采用此先進(jìn)封裝技術(shù)進(jìn)行量產(chǎn)的公司，成功提升其20奈米元件系列之品

半導(dǎo)體
2014-04-25

SoC ARRIA FPGA Altera
基于FPGA的單片彩色LCD投影機(jī)設(shè)計(jì)

引言顯示技術(shù)正朝著大屏幕、高清晰度、高亮度和高分辨率的方向發(fā)展。通常說來，將屏幕顯示面對(duì)角線尺寸在1米(40英寸)以上的顯示稱為大屏幕顯示。投影機(jī)作為一種重要的顯示設(shè)備，已經(jīng)廣泛地應(yīng)用到了金融、教育、企業(yè)、

電子設(shè)計(jì)自動(dòng)化
2014-04-24

LCD RAM 投影機(jī) FPGA
基于CPLD/FPGA的出租車計(jì)費(fèi)器系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn)

1 引言隨著EDA技術(shù)的發(fā)展及大規(guī)?？删幊踢壿嬈骷﨏PLD/FPGA的出現(xiàn)，電子系統(tǒng)的設(shè)計(jì)技術(shù)和工具發(fā)生了巨大的變化，通過EDA技術(shù)對(duì)CPLD/FP-GA編程開發(fā)產(chǎn)品，不僅成本低、周期短、可靠性高，而且可隨時(shí)在系統(tǒng)中修改其邏輯功

電子設(shè)計(jì)自動(dòng)化
2014-04-24

顯示模塊出租車計(jì)費(fèi)器 CPLD FPGA
基于FPGA的相檢寬帶測(cè)頻系統(tǒng)的設(shè)計(jì)

在電子測(cè)量技術(shù)中，頻率測(cè)量是最基本的測(cè)量之一。常用的測(cè)頻法和測(cè)周期法在實(shí)際應(yīng)用中具有較大的局限性，并且對(duì)被測(cè)信號(hào)的計(jì)數(shù)存在±1個(gè)字的誤差。而在直接測(cè)頻方法的基礎(chǔ)上發(fā)展起來的等精度測(cè)頻方法消除了計(jì)數(shù)

電子設(shè)計(jì)自動(dòng)化
2014-04-24

寬帶 MCU 閘門 FPGA
用單片機(jī)實(shí)現(xiàn)SRAM工藝FPGA的加密應(yīng)用

摘要：首先對(duì)采用SRAM工藝的FPGA的保密性和加密方法進(jìn)行原理分析，然后提出一種實(shí)用的采用單片機(jī)產(chǎn)生長偽隨機(jī)碼實(shí)現(xiàn)加密的方法，并詳細(xì)介紹具體的電路和程序。關(guān)鍵詞：靜態(tài)隨機(jī)存儲(chǔ)器(SRAM) 現(xiàn)場(chǎng)可編程門陣列(FPGA

單片機(jī)
2014-04-24

加密單片機(jī) SRAM FPGA
Altera徹底改變基于FPGA的浮點(diǎn)DSP

Alter公司昨日宣布在FPGA浮點(diǎn)DSP性能方面實(shí)現(xiàn)了變革。Altera是第一家在FPGA中集成硬核IEEE 754兼容浮點(diǎn)運(yùn)算功能的可編程邏輯公司，前所未有的提高了DSP性能、設(shè)計(jì)人員的效能和邏輯效率。硬核浮點(diǎn)DSP模塊集成在正在發(fā)

電子設(shè)計(jì)自動(dòng)化
2014-04-24

DSP ARRIA FPGA Altera
采用FPGA與SRAM的大容量數(shù)據(jù)存儲(chǔ)的設(shè)計(jì)

1 前言針對(duì)FPGA中內(nèi)部BlockRAM有限的缺點(diǎn)，提出了將FPGA與外部SRAM相結(jié)合來改進(jìn)設(shè)計(jì)的方法，并給出了部分VHDL程序。2 硬件設(shè)計(jì)這里將主要討論以Xilinx公司的FPGA(XC2S600E-6fg456)和ISSI公司的SRAM(IS61LV25616AL)為

電子設(shè)計(jì)自動(dòng)化
2014-04-23

數(shù)據(jù)存儲(chǔ) SRAM TIMES FPGA
Google Project Ara采用萊迪思FPGA

萊迪思半導(dǎo)體今日宣布Google的「先進(jìn)技術(shù)和項(xiàng)目（ATAP）」團(tuán)隊(duì)的Project Ara計(jì)劃中采用了萊迪思的FPGA，旨在提供世界上第一款模組化智慧手機(jī)，擁有各種模組可供使用者進(jìn)行配置。模組開發(fā)者工具包（MDK）已從上周起對(duì)

半導(dǎo)體
2014-04-23

萊迪思 GOOGLE PROJECT FPGA
Google ATAP團(tuán)隊(duì) 采萊迪思FPGA

萊迪思半導(dǎo)體今日宣布Google的「先進(jìn)技術(shù)和項(xiàng)目（ATAP）」團(tuán)隊(duì)的Project Ara計(jì)劃中采用了萊迪思的FPGA，旨在提供世界上第一款模組化智慧手機(jī)，擁有各種模組可供使用者進(jìn)行配置。模組開發(fā)者工具包（MDK）已從上周起對(duì)

半導(dǎo)體
2014-04-23

萊迪思 GOOGLE PROJECT FPGA
Altera公司與臺(tái)積公司攜手合作采用先進(jìn)封裝技術(shù)打造Arria 10 FPGA與 SoC

21ic訊 Altera公司與臺(tái)積公司今日共同宣布雙方攜手合作采用臺(tái)積公司擁有專利的細(xì)間距銅凸塊封裝技術(shù)為Altera公司打造20 nm Arria® 10 FPGA與 SoC，Altera公司成為首家采用此先進(jìn)封裝技術(shù)進(jìn)行量產(chǎn)的公司，成功提

電子設(shè)計(jì)自動(dòng)化
2014-04-22

SoC ARRIA FPGA Altera

首頁上一頁 140 141 142 143 144 145 146 147 148 149 下一頁尾頁

ygmdyq77777
13543016677
davidzhu210
xiayy
thurmann
OMGde
worse
zhengqh
風(fēng)1401963329
rongwinzip
Kelan
alex47158992
zyq_126126
pansir2019
西門看雪
1009877836
sduking
1125362117
地瓜patch
mkmk30

FPGA

再思考FPGA中的同構(gòu)和異構(gòu)設(shè)計(jì)架構(gòu)

Xilinx和Open-Silicon聯(lián)合推出面向All Programmable FPGA的HMC控制器IP

Google模組化智能手機(jī)采用萊迪思FPGA

提高FPGA嵌入式處理器的系統(tǒng)除錯(cuò)率

基于Virtex系列FPGA的可編程嵌入式信號(hào)處理背板的開發(fā)設(shè)計(jì)

基于FPGA的全數(shù)字FSK調(diào)制解調(diào)器設(shè)計(jì)

基于FPGA和EPP的圖像傳感器高速數(shù)據(jù)采集系統(tǒng)

基于FPGA的雷達(dá)脈沖壓縮系統(tǒng)設(shè)計(jì)

基于FPGA的QPSK信號(hào)源的設(shè)計(jì)與實(shí)現(xiàn)

谷歌Project Ara模塊化智能手機(jī)計(jì)劃選用萊迪思的FPGA產(chǎn)品

Altera攜手臺(tái)積電打造Arria 10 FPGA/SoC

基于FPGA的單片彩色LCD投影機(jī)設(shè)計(jì)

基于CPLD/FPGA的出租車計(jì)費(fèi)器系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn)

基于FPGA的相檢寬帶測(cè)頻系統(tǒng)的設(shè)計(jì)

用單片機(jī)實(shí)現(xiàn)SRAM工藝FPGA的加密應(yīng)用

Altera徹底改變基于FPGA的浮點(diǎn)DSP

采用FPGA與SRAM的大容量數(shù)據(jù)存儲(chǔ)的設(shè)計(jì)

Google Project Ara采用萊迪思FPGA

Google ATAP團(tuán)隊(duì) 采萊迪思FPGA

Altera公司與臺(tái)積公司攜手合作采用先進(jìn)封裝技術(shù)打造Arria 10 FPGA與 SoC

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(351人)

熱門活動(dòng)

課程視頻