基于FPGA的并行可變長解碼器的實(shí)現(xiàn)技術(shù)

本文討論一種新型的VLD解碼結(jié)構(gòu)，它通過并行偵測多路碼字，將Buffer中的多個(gè)可變長碼一次讀出，這將極大地提高VLD的吞吐量和執(zhí)行效率。然后采用FPGA對這種并行VLD算法的結(jié)構(gòu)進(jìn)行驗(yàn)證，最終得出相應(yīng)結(jié)論。

FPGA電路設(shè)計(jì)：如何應(yīng)對電源相關(guān)問題的挑戰(zhàn)

FPGA 電路電源有兩項(xiàng)需考慮的問題: FPGA 電路上電要求和電路功耗分析。這篇文章針對這兩方面的要求，討論您可能遇到的問題，以及解決方案。

全新封裝65-nm Cyclone III FPGA（Altera）

Altera公司宣布，65-nm Cyclone® III FPGA系列推出新的8x8 mm2封裝(M164)，為設(shè)計(jì)人員提供單位電路板上容量最大的FPGA。

全新低功耗和經(jīng)I/O優(yōu)化的FPGA系列（Actel）

Actel 公司宣布推出全新的低功耗現(xiàn)場可編程門陣列 (FPGA) 系列IGLOO™ PLUS，進(jìn)一步擴(kuò)展其面向具有功耗意識(shí)設(shè)計(jì)的廣泛的低功耗可編程解決方案資源。

基于FPGA的數(shù)字音頻廣播信道編碼器的實(shí)現(xiàn)

介紹了數(shù)字音頻廣播（DAB）信道編碼的原理和關(guān)鍵技術(shù)，并應(yīng)用單片F(xiàn)LEX10K100系列FPGA實(shí)現(xiàn)DAB信道編碼器。

全新封裝65-nm Cyclone III FPGA（Altera）

Altera公司宣布，65-nm Cyclone® III FPGA系列推出新的8x8 mm2封裝(M164)，為設(shè)計(jì)人員提供單位電路板上容量最大的FPGA。

基于FPGA的數(shù)字音頻廣播信道編碼器的實(shí)現(xiàn)

介紹了數(shù)字音頻廣播（DAB）信道編碼的原理和關(guān)鍵技術(shù)，并應(yīng)用單片F(xiàn)LEX10K100系列FPGA實(shí)現(xiàn)DAB信道編碼器。

基于FPGA的液晶顯示控制器設(shè)計(jì)

本文選用Xilinx公司的SpananIII系列XC3S200器件，利用硬件描述語言Verilog設(shè)計(jì)了液晶顯示擰制器，實(shí)現(xiàn)了替代專用集成電路驅(qū)動(dòng)控制LCD的作用。

基于FPGA的液晶顯示控制器設(shè)計(jì)

本文選用Xilinx公司的SpananIII系列XC3S200器件，利用硬件描述語言Verilog設(shè)計(jì)了液晶顯示擰制器，實(shí)現(xiàn)了替代專用集成電路驅(qū)動(dòng)控制LCD的作用。

基于FPGA的步進(jìn)電機(jī)控制器設(shè)計(jì)

本文介紹通過FPGA實(shí)現(xiàn)的步進(jìn)電機(jī)控制器。該控制器可以作為單片機(jī)或DSP的一個(gè)直接數(shù)字控制的外設(shè)，只需向控制器的控制寄存器和分頻寄存器寫入數(shù)據(jù)，即町實(shí)現(xiàn)對步進(jìn)電機(jī)的控制。

基于FPGA的步進(jìn)電機(jī)控制器設(shè)計(jì)

本文介紹通過FPGA實(shí)現(xiàn)的步進(jìn)電機(jī)控制器。該控制器可以作為單片機(jī)或DSP的一個(gè)直接數(shù)字控制的外設(shè)，只需向控制器的控制寄存器和分頻寄存器寫入數(shù)據(jù)，即町實(shí)現(xiàn)對步進(jìn)電機(jī)的控制。

基于FPGA的數(shù)字視頻轉(zhuǎn)換接口的設(shè)計(jì)與實(shí)現(xiàn)

本文從實(shí)際應(yīng)用的角度出發(fā)，采用FPGA作為主控芯片，設(shè)計(jì)了一款數(shù)字視頻接口轉(zhuǎn)換設(shè)備，該設(shè)備針對于MT9M111這款數(shù)字圖像傳感器產(chǎn)生的ITU-R BT.656格式數(shù)據(jù)進(jìn)行采集、色彩空間變換、分辨率轉(zhuǎn)換等操作

成都造FPGA平臺(tái)成功研發(fā) 擺脫對國外技術(shù)依賴

基于FPGA的高速DMUX設(shè)計(jì)

介紹了基于Altera公司FPGA的高速DMUX(數(shù)據(jù)分路器)設(shè)計(jì)。通過與DMUX專用器件的比較，說明了這種實(shí)現(xiàn)方式的優(yōu)勢。

基于FPGA的光電抗干擾電路設(shè)計(jì)

基于FPGA的通信系統(tǒng)基帶驗(yàn)證平臺(tái)的設(shè)計(jì)

本文提出了一種基于FPGA的通信系統(tǒng)基帶驗(yàn)證平臺(tái)的設(shè)計(jì)方案。該平臺(tái)采用兩片高性能三百萬門級的FPGA器件和高速模數(shù)/數(shù)模轉(zhuǎn)換器，為通信系統(tǒng)的基帶設(shè)計(jì)提供了一個(gè)硬件實(shí)現(xiàn)和算法驗(yàn)證平臺(tái)。

基于FPGA的通信系統(tǒng)基帶驗(yàn)證平臺(tái)的設(shè)計(jì)

本文提出了一種基于FPGA的通信系統(tǒng)基帶驗(yàn)證平臺(tái)的設(shè)計(jì)方案。該平臺(tái)采用兩片高性能三百萬門級的FPGA器件和高速模數(shù)/數(shù)模轉(zhuǎn)換器，為通信系統(tǒng)的基帶設(shè)計(jì)提供了一個(gè)硬件實(shí)現(xiàn)和算法驗(yàn)證平臺(tái)。

基于FPGA的通信系統(tǒng)基帶驗(yàn)證平臺(tái)的設(shè)計(jì)

本文提出了一種基于FPGA的通信系統(tǒng)基帶驗(yàn)證平臺(tái)的設(shè)計(jì)方案。該平臺(tái)采用兩片高性能三百萬門級的FPGA器件和高速模數(shù)/數(shù)模轉(zhuǎn)換器，為通信系統(tǒng)的基帶設(shè)計(jì)提供了一個(gè)硬件實(shí)現(xiàn)和算法驗(yàn)證平臺(tái)。

基于FPGA的通信系統(tǒng)基帶驗(yàn)證平臺(tái)的設(shè)計(jì)

本文提出了一種基于FPGA的通信系統(tǒng)基帶驗(yàn)證平臺(tái)的設(shè)計(jì)方案。該平臺(tái)采用兩片高性能三百萬門級的FPGA器件和高速模數(shù)/數(shù)模轉(zhuǎn)換器，為通信系統(tǒng)的基帶設(shè)計(jì)提供了一個(gè)硬件實(shí)現(xiàn)和算法驗(yàn)證平臺(tái)。

基于FPGA的微處理器內(nèi)核設(shè)計(jì)與實(shí)現(xiàn)

設(shè)計(jì)了基于FPGA并與MCS－51單片機(jī)指令兼容的高效微處理器內(nèi)核。本內(nèi)核改進(jìn)了傳統(tǒng)MCS－51單片機(jī)的體系結(jié)構(gòu)，使每個(gè)機(jī)器周期只需一個(gè)時(shí)鐘周期，提高了指令的執(zhí)行效率。