
本文簡述了判決反饋均衡器的基本原理和實現(xiàn)方式,為滿足實現(xiàn)均衡器的可配置需要,專門針對判決反饋均衡器的復(fù)雜結(jié)構(gòu),提出一種采用自下而上的模塊化設(shè)計方法,對系統(tǒng)的各個模塊設(shè)計都進行了詳盡的分析,并討論了需要注意的要點。
基于ARM和FPGA的多功能車輛總線嵌入式系統(tǒng)設(shè)計
基于ARM和FPGA的多功能車輛總線嵌入式系統(tǒng)設(shè)計
萊迪思半導(dǎo)體公司(Lattice)公布其第三代非易失FPGA器件,LatticeXP2™系列。
本文簡述了判決反饋均衡器的基本原理和實現(xiàn)方式,為滿足實現(xiàn)均衡器的可配置需要,專門針對判決反饋均衡器的復(fù)雜結(jié)構(gòu),提出一種采用自下而上的模塊化設(shè)計方法,對系統(tǒng)的各個模塊設(shè)計都進行了詳盡的分析,并討論了需要注意的要點。
本文介紹了一種基于FPGA技術(shù)的IDE硬盤接口的設(shè)計。該卡提供兩個符合ATA-6規(guī)范的接口,采用FPGA實現(xiàn)了兩套IDE接口功能,設(shè)計支持PIO和Ultra DMA傳輸模式,文章側(cè)重于介紹用FPGA實現(xiàn)IDE接口協(xié)議的具體方法。
基于FPGA的IDE硬盤接口卡的實現(xiàn)
基于FPGA和電子設(shè)計自動化技術(shù),采用模塊化設(shè)計的方法和VHDL語言,設(shè)計一個基于FPGA的RISC微處理器。
本文介紹了一種基于FPGA的采樣速度60Mbit/s的雙通道簡易數(shù)字示波器設(shè)計,能夠?qū)崿F(xiàn)量程和采樣頻率的自動調(diào)整、數(shù)據(jù)緩存、顯示以及與計算機之間的數(shù)據(jù)傳輸。
本文給出了基于ARM的FPGA加載配置軟件實現(xiàn)。這種方法充分利用了ARM的速度快、靈活的特點,節(jié)省了開發(fā)成本,又滿足了一些特殊的系統(tǒng)設(shè)計要求。本方法也適用于其它的微處理器。
本文介紹利用ACTEL公司的ProASICplus系列FPGA實現(xiàn)與DS18B20的通信功能。FPGA可以將讀出DS18B20的48位ID號和12位溫度測量結(jié)果保存在內(nèi)部寄存器中,微處理器可以隨時快速地從FPGA寄存器中讀取這些信息。
基于ARM的FPGA加載配置實現(xiàn)
Altera公司今天宣布推出低成本Arria™ GX系列,繼續(xù)擴大了收發(fā)器FPGA市場。
本文提出了一種基于PI 控制算法的三階全數(shù)字鎖相環(huán),采用EDA 技術(shù)進行系統(tǒng)設(shè)計,并用可編程邏輯器件予以實現(xiàn)。
本文提出了一種基于PI 控制算法的三階全數(shù)字鎖相環(huán),采用EDA 技術(shù)進行系統(tǒng)設(shè)計,并用可編程邏輯器件予以實現(xiàn)。
您是否曾想在您的 FPGA 設(shè)計中使用先進的視頻壓縮技術(shù),卻發(fā)現(xiàn)實現(xiàn)起來太過復(fù)雜?現(xiàn)在您無需成為一名視頻專家就能在您的系統(tǒng)中使用視頻壓縮。賽靈思新推出的 MPEG-4 編碼器/解碼器核可以幫助您滿足視頻壓縮需求。
您是否曾想在您的 FPGA 設(shè)計中使用先進的視頻壓縮技術(shù),卻發(fā)現(xiàn)實現(xiàn)起來太過復(fù)雜?現(xiàn)在您無需成為一名視頻專家就能在您的系統(tǒng)中使用視頻壓縮。賽靈思新推出的 MPEG-4 編碼器/解碼器核可以幫助您滿足視頻壓縮需求。
俗話說,高手對壘,不需直接過招,看似不經(jīng)意間的一兩句,就可直抵對手軟肋。在不久前相繼在深圳、北京和上海三地舉行的第十二屆國際集成電路研討暨展覽會(IIC-China 2007)上,在現(xiàn)場可編程門陣列(FPGA)市場分別