Serdes

關(guān)注272人關(guān)注

我要報(bào)錯(cuò)

Serdes高速接口：8b/10b與64b/66b編碼在Xilinx 7系列中的實(shí)戰(zhàn)實(shí)現(xiàn)

在FPGA高速設(shè)計(jì)領(lǐng)域，SerDes（串行器/解串器）是連接物理世界與數(shù)字邏輯的橋梁。無論是PCIe、以太網(wǎng)還是自定義高速鏈路，Xilinx 7系列的GTX/GTH收發(fā)器都是核心引擎。然而，僅僅擁有高速通道是不夠的，如何將并行數(shù)據(jù)“打包”成適合傳輸?shù)拇辛鳎Q于線路編碼的選擇。8b/10b與64b/66b作為兩種主流方案，在實(shí)現(xiàn)復(fù)雜度與傳輸效率上各有千秋。

嵌入式分享
2026-03-22

Serdes Xilinx 7
SerDes通道建模與仿真：S參數(shù)去嵌入與通道補(bǔ)償技術(shù)深度解析

在56Gbps PAM4信號(hào)主導(dǎo)的通信時(shí)代，SerDes（串行器/解串器）通道的信號(hào)完整性已成為決定系統(tǒng)性能的核心指標(biāo)。工程師們通過S參數(shù)去嵌入技術(shù)剝離測(cè)試夾具的寄生效應(yīng)，結(jié)合通道補(bǔ)償算法重構(gòu)信號(hào)波形，構(gòu)建出從建模到仿真的完整技術(shù)閉環(huán)。 S參數(shù)去嵌入：剝離測(cè)試夾具的"數(shù)字偽裝"

電子設(shè)計(jì)自動(dòng)化
2026-03-18

SerDes 通道補(bǔ)償
從事實(shí)標(biāo)準(zhǔn)到開放標(biāo)準(zhǔn)：OpenGMSL擴(kuò)大汽車連接技術(shù)生態(tài)

OpenGMSL協(xié)會(huì)的成立開啟了汽車連接技術(shù)的新篇章，將ADI成熟的GMSL技術(shù)轉(zhuǎn)型為行業(yè)共享的開放標(biāo)準(zhǔn)。憑借GMSL技術(shù)其穩(wěn)健的物理層、低延遲傳輸和廣泛的應(yīng)用支持，OpenGMSL為軟件定義汽車提供了可靠的連接解決方案。與MIPI A-PHY和ASA等標(biāo)準(zhǔn)相比，OpenGMSL的成熟度和生態(tài)優(yōu)勢(shì)使其在ADAS和信息娛樂領(lǐng)域占據(jù)領(lǐng)先地位。

劉巖軒
2025-06-17

ADAS ADI OEM SerDes GMSL
基于FPGA的8b/10b SERDES接口設(shè)計(jì)：技術(shù)與實(shí)現(xiàn)

隨著大數(shù)據(jù)和高速通信技術(shù)的飛速發(fā)展，數(shù)據(jù)傳輸對(duì)帶寬和效率的需求日益增加。傳統(tǒng)的并行接口因受限于時(shí)序同步、信號(hào)干擾及設(shè)計(jì)復(fù)雜度等問題，逐漸被高速串行接口所取代。其中，基于FPGA的8b/10b SERDES（Serializer-Deserializer）接口設(shè)計(jì)因其高帶寬、低引腳數(shù)及靈活性，成為嵌入式系統(tǒng)和高性能計(jì)算領(lǐng)域的熱門選擇。本文將深入探討基于FPGA的8b/10b SERDES接口設(shè)計(jì)的技術(shù)細(xì)節(jié)與實(shí)現(xiàn)方法，并附以簡化的代碼示例。

嵌入式分享
2024-09-18

FPGA 接口設(shè)計(jì) SERDES
上海芯熾科技推出創(chuàng)新MIPI A-PHY協(xié)議芯片：引領(lǐng)車載和長距離視頻傳輸技術(shù)革新

MIPI A-PHY協(xié)議是一種專為汽車應(yīng)用設(shè)計(jì)的高速數(shù)據(jù)傳輸接口標(biāo)準(zhǔn)，旨在滿足車載系統(tǒng)對(duì)高速、長距離數(shù)據(jù)傳輸?shù)膰?yán)苛需求。上海芯熾科技集團(tuán)有限公司，一家在高端模擬集成電路領(lǐng)域具有深厚技術(shù)積累的企業(yè)，于近日在第十屆松山湖論壇上介紹其公司旗下最新的兩款基于MIPI A-PHY協(xié)議的新型串行解串器芯片——SC5501和SC5502。這一技術(shù)突破在第十四屆松山湖中國IC創(chuàng)新高峰論壇上首次亮相，展示了其在高帶寬和長距離視頻傳輸技術(shù)方面的領(lǐng)先能力。

21ic編輯部
2024-05-18

SerDes 上海芯熾科技 MIPI A-PHY
Alphawave Semi開設(shè)渥太華辦事處

新辦事處包括廣大的實(shí)驗(yàn)室空間，用來加快公司在高速連接方面的技術(shù)領(lǐng)先地位倫敦和多倫多2023年3月4日 /美通社/ -- 世界技術(shù)基礎(chǔ)設(shè)施高速連接領(lǐng)域的全球領(lǐng)導(dǎo)者 Alphawave Semi (LSE: AWE) 今天宣布在安大略省渥太華開設(shè)新辦事處。 ...

產(chǎn)業(yè)動(dòng)態(tài)
2023-03-04

SEMI BSP ALPHA SERDES
Alphawave IP為臺(tái)積公司N3E工藝實(shí)現(xiàn)首次測(cè)試芯片流片

新的SerDes解決方案將于本月在加利福尼亞州圣克拉拉的臺(tái)積公司2022"開放創(chuàng)新平臺(tái)"（OIP）上推出倫敦和多倫多2022年10月24日 /美通社/ -- 全球技術(shù)基礎(chǔ)設(shè)施高速連接領(lǐng)域的全球領(lǐng)先企業(yè)Alphawave IP（倫敦證券交易所：AWE）今天宣...

產(chǎn)業(yè)動(dòng)態(tài)
2022-10-25

芯片 IP ALPHA SERDES
更小攝像頭和更多屏幕的智能汽車，可以選擇這幾顆芯片來優(yōu)化

更多的攝像頭和屏幕，更小巧的易于嵌入汽車外形的攝像頭，這是當(dāng)前智能汽車產(chǎn)品形態(tài)發(fā)展的幾個(gè)趨勢(shì)。面對(duì)這樣的情況，如何能夠優(yōu)化設(shè)計(jì)，實(shí)現(xiàn)更低設(shè)計(jì)成本的同時(shí)，實(shí)現(xiàn)更好的性能和可靠性？全新的SerDes IC芯片和高集成度的攝像頭用PMIC可以提供一臂之力。

劉巖軒
2022-07-28

汽車攝像頭顯示屏 PMIC SerDes
高帶寬數(shù)據(jù)接口總線的寬度如何降低

在工業(yè)實(shí)現(xiàn)當(dāng)中，需要降低總線接口的寬度，這里專門有一種設(shè)備叫工業(yè)用串行/解串器(SerDes)，它可以降低高帶寬數(shù)據(jù)接口總線寬度。使用一個(gè)串行器就可以把數(shù)據(jù)從一個(gè)寬并行數(shù)

嵌入式硬件
2019-10-19

serdes 總線與接口高帶寬數(shù)據(jù)接口總線
關(guān)于FPGA芯片的SERDES接口的電路設(shè)計(jì)方案

隨著FPGA發(fā)展到今天，SerDes(Serializer-Deserializer)基本上是標(biāo)配了。從PCI到PCI Express, 從ATA到SATA，從并行ADC接口到JESD204, 從RIO到Serial RIO,…等等，都是在借助SerDes來提高性能。

嵌入式硬件
2019-07-30

PCI serdes 電路設(shè)計(jì) fpga芯片
SERDES的數(shù)字系統(tǒng)中高效時(shí)鐘設(shè)計(jì)方案

數(shù)字系統(tǒng)的設(shè)計(jì)師們面臨著許多新的挑戰(zhàn)，例如使用采用了串行器/解串器（SERDES）技術(shù)的高速串行接口來取代傳統(tǒng)的并行總線架構(gòu)?；赟ERDES的設(shè)計(jì)增加了帶寬，減少了信號(hào)數(shù)量。

嵌入式教程
2018-10-01

serdes 數(shù)字系統(tǒng) 設(shè)計(jì)教程高效時(shí)鐘
展望未來多核DSP技術(shù)不僅僅是小把戲

“多核DSP”也許對(duì)大多數(shù)人而言并不是個(gè)陌生的概念，早在幾年前，為了提升性能、降低功耗，在處理器中增加內(nèi)核已經(jīng)成為計(jì)算和嵌入式處理器產(chǎn)業(yè)的標(biāo)準(zhǔn)作法。然而，正當(dāng)多內(nèi)核技術(shù)在處理器領(lǐng)域發(fā)展得紅紅火火之時(shí)，多核DSP似乎顯得不瘟不火，還僅僅停留在無線基礎(chǔ)設(shè)施應(yīng)用上。

嵌入式教程
2018-08-30

DSP serdes 多核dsp srio c6474 技術(shù)教程
32 Gbps 高速SerDes 量產(chǎn)測(cè)試方案

作者：曹旭榮，方延奮，王業(yè)清 (愛德萬測(cè)試（中國）管理有限公司)摘要：隨著SerDes芯片集成度，復(fù)雜度，傳輸速率的不斷提高，傳統(tǒng)的自動(dòng)化測(cè)試系統(tǒng)已經(jīng)無法滿足SerDes測(cè)試速率需求。為解決該測(cè)試難題，

測(cè)試測(cè)量
2018-05-31

serdes 93000 32gbps
高性能SERDES及其在CPRI接口的應(yīng)用分析

1引言隨著數(shù)據(jù)寬帶網(wǎng)絡(luò)的迅猛發(fā)展，需要不斷提高系統(tǒng)設(shè)備的業(yè)務(wù)容量。目前的趨勢(shì)是采用高速串行通信技術(shù)，即采用串行解串器SERDES，把低速的并行數(shù)據(jù)轉(zhuǎn)換為高速串行數(shù)據(jù)連接

嵌入式硬件
2017-09-15

serdes 總線與接口 cpri接口
FPD-Link II顯示SerDes概述

概述美國國家半導(dǎo)體嵌入式時(shí)鐘LVDS SerDes FPD-Link II系列具有強(qiáng)大的功能，超過了前幾代FPD-Link SerDes在顯示應(yīng)用上的信號(hào)質(zhì)量。 FPD-Link芯片組將寬并行RGB總線串行化為

消費(fèi)電子
2015-08-12

LVDS PD LINK SERDES
ECP3 FPGA系列:AMC評(píng)估開發(fā)方案

Lattice公司的LatticeECP3 FPGA系列可提供高性能特性如增強(qiáng)的DSP架構(gòu)，高速SERDES和高速源同步接口。LatticeECP3采用65nm技術(shù)，查找表(LUT)高達(dá)149k邏輯單元，支持高達(dá)486個(gè)用戶I/O，提供高達(dá)320個(gè)18×18乘法

電子設(shè)計(jì)自動(dòng)化
2014-10-16

FPGA I/O LATTICE SERDES
基于FPGA的異步LVDS過采樣的研究和實(shí)現(xiàn)

摘要：針對(duì)LVDS接口，研究并實(shí)現(xiàn)了一種基于FPGA的LVDS過采樣技術(shù)，重點(diǎn)對(duì)LVDS過采樣技術(shù)中系統(tǒng)組成、ISERDESE2、時(shí)鐘采樣、數(shù)據(jù)恢復(fù)單元、時(shí)鐘同步狀態(tài)機(jī)等關(guān)鍵技術(shù)進(jìn)行了描述，并基于Xilinx FPGA進(jìn)行了驗(yàn)證，傳輸速

電子設(shè)計(jì)自動(dòng)化
2014-08-31

FPGA 異步 LVDS SERDES
Xilinx SerDes調(diào)試方案

FPGA SERDES的應(yīng)用需要考慮到板級(jí)硬件，SERDES參數(shù)和使用，應(yīng)用協(xié)議等方面。由于這種復(fù)雜性，SERDES的調(diào)試工作對(duì)很多工程師來說是一個(gè)挑戰(zhàn)。

數(shù)字電源
2014-06-03

Xilinx 調(diào)試 VI SERDES
Lattice：ECP5打破常規(guī)

硅谷2014之行(四)針對(duì)Alter和Xilinx在高端有Stratix和Virtex、在低端有Cyclone和Spartan產(chǎn)品的情況下，Lattice(萊迪思)選擇了從中端切入的策略，從而在剛進(jìn)入FPGA應(yīng)用市場(chǎng)時(shí)能夠有效地避免與已在高端和低端市場(chǎng)確立

21ic專訪
2014-05-04

FPGA 封裝 LATTICE SERDES
萊迪思發(fā)布“打破常規(guī)”的ECP5 FPGA產(chǎn)品系列

萊迪思半導(dǎo)體公司近日宣布推出ECP5™產(chǎn)品系列，面向?qū)τ跇O低成本、極低功耗、極小尺寸有著苛刻要求的小型蜂窩網(wǎng)絡(luò)、微型服務(wù)器、寬帶接入、工業(yè)視頻等大批量應(yīng)用。ECP5產(chǎn)品系列“打破陳規(guī)”，提供基于

電子設(shè)計(jì)自動(dòng)化
2014-04-18

FPGA 產(chǎn)品系列萊迪思 SERDES

首頁上一頁 1 2 3 4 5 下一頁尾頁

漩渦銘人
wuyi1981
flamer
ohy3686
LUZHIYONG
liuchnegjie
zqykkkk
vftom3
zss113
李偉億
jhsch
cm1z
EverEin
jejeje
夏洛克柯南
mellonl
我有RPWT
icetea98
ka1266
yuhunewton

Serdes

Serdes高速接口：8b/10b與64b/66b編碼在Xilinx 7系列中的實(shí)戰(zhàn)實(shí)現(xiàn)

SerDes通道建模與仿真：S參數(shù)去嵌入與通道補(bǔ)償技術(shù)深度解析

從事實(shí)標(biāo)準(zhǔn)到開放標(biāo)準(zhǔn)：OpenGMSL擴(kuò)大汽車連接技術(shù)生態(tài)

基于FPGA的8b/10b SERDES接口設(shè)計(jì)：技術(shù)與實(shí)現(xiàn)

上海芯熾科技推出創(chuàng)新MIPI A-PHY協(xié)議芯片：引領(lǐng)車載和長距離視頻傳輸技術(shù)革新

Alphawave Semi開設(shè)渥太華辦事處

Alphawave IP為臺(tái)積公司N3E工藝實(shí)現(xiàn)首次測(cè)試芯片流片

更小攝像頭和更多屏幕的智能汽車，可以選擇這幾顆芯片來優(yōu)化

高帶寬數(shù)據(jù)接口總線的寬度如何降低

關(guān)于FPGA芯片的SERDES接口的電路設(shè)計(jì)方案

SERDES的數(shù)字系統(tǒng)中高效時(shí)鐘設(shè)計(jì)方案

展望未來多核DSP技術(shù)不僅僅是小把戲

32 Gbps 高速SerDes 量產(chǎn)測(cè)試方案

高性能SERDES及其在CPRI接口的應(yīng)用分析

FPD-Link II顯示SerDes概述

ECP3 FPGA系列:AMC評(píng)估開發(fā)方案

基于FPGA的異步LVDS過采樣的研究和實(shí)現(xiàn)

Xilinx SerDes調(diào)試方案

Lattice：ECP5打破常規(guī)

萊迪思發(fā)布“打破常規(guī)”的ECP5 FPGA產(chǎn)品系列

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(272人)

熱門活動(dòng)

課程視頻