按：2018年10月11日，紀(jì)念集成電路發(fā)明60周年學(xué)術(shù)會(huì)議于北京清華大學(xué)召開。中國科學(xué)院院士王陽元、中國工程院院士許居衍、清華大學(xué)教授魏少軍等國內(nèi)半導(dǎo)體行業(yè)頂級(jí)專業(yè)人士紛紛在會(huì)上發(fā)表了報(bào)告或演講。

其中，中國工程院院士許居衍題為《迎接可重構(gòu)芯片浪潮》的演講回顧并分析了集成電路之前60年的發(fā)展及摩爾定律背后未被普遍認(rèn)識(shí)到的深層意義，并展望了國內(nèi)外芯片行業(yè)未來的發(fā)展趨勢(shì)。對(duì)演講內(nèi)容做了不改動(dòng)原意的編輯、整理和精簡(jiǎn)。

許居衍院士：馮諾依曼計(jì)算機(jī)實(shí)際上是用二進(jìn)制數(shù)碼來表征操作的數(shù)據(jù)和執(zhí)行的程序，我們現(xiàn)在是用硅的CMOS來承載這些二進(jìn)制碼并表征事物特征及其演變過程，因此也被稱作“硅馮范式”。

硅馮模式現(xiàn)在遇到了非常多的困難，嚴(yán)格來說早就應(yīng)該放棄了，但我們現(xiàn)在仍然對(duì)它欲罷不能。我們?cè)诖骜T諾依曼架構(gòu)方面做了許多探索，現(xiàn)在最熱門的是量子計(jì)算，但量子的相互干渉是本世紀(jì)27個(gè)重大問題之一，目前我們只能做到毫秒級(jí)連續(xù)計(jì)算。此外量子計(jì)算目前的容錯(cuò)率只有99.9%，而傳統(tǒng)硅芯片為99.9999999%，因此硅馮模式還要持續(xù)很長(zhǎng)一段時(shí)間。

下面我從若干方面說明為何摩爾定律對(duì)推動(dòng)CMOS進(jìn)步不再重要。

最近我重新看了一下摩爾定律發(fā)展路線圖，摩爾定律最本質(zhì)的問題是指“最低成本的元件的集成（翻番）規(guī)律”。

現(xiàn)在大家都很奇怪，總是關(guān)心著（摩爾定律）這條線，總是想沿著這條線去發(fā)展。實(shí)際上摩爾的偉大并不在這里。我今天講的所有內(nèi)容，其實(shí)摩爾在50年前都已經(jīng)預(yù)測(cè)到了，但是我們卻很少注意到這些問題。

舉個(gè)例子，摩爾曾經(jīng)提到“通過功能設(shè)計(jì)和結(jié)構(gòu)變化，可以把大型的系統(tǒng)剖成各種各樣的器件”，這不就是現(xiàn)在的可重構(gòu)思想么？并且摩爾本人早就說過，指數(shù)級(jí)的增長(zhǎng)不可能永遠(yuǎn)持續(xù)下去，因此我們應(yīng)該更多的研究摩爾當(dāng)年所預(yù)見到的一些問題。

從尺寸數(shù)據(jù)來看，90nm節(jié)點(diǎn)的物理柵長(zhǎng)是25nm，32nm節(jié)點(diǎn)的柵長(zhǎng)是24nm，沿著這條線下去，節(jié)點(diǎn)帶來的物理柵長(zhǎng)收益越來越小，人們不得不使用FinFET將晶體管的柵立起來。而在節(jié)點(diǎn)達(dá)到22nm時(shí)，可以觀察到的物理柵長(zhǎng)是23.7nm（P溝）到27nm（N溝），14nm節(jié)點(diǎn)的物理柵長(zhǎng)則是23.7nm（P溝）到23nm（N溝），未來5nm以下節(jié)點(diǎn)的物理柵長(zhǎng)可能會(huì)再稍微縮小一點(diǎn)。

這說明的問題是，現(xiàn)在我們縮小的制程節(jié)點(diǎn)，實(shí)際上沒有縮小半導(dǎo)體最關(guān)鍵的、有源區(qū)的部位“源-漏”上的問題。

在左圖中，我劃了兩道紅線。在第一道紅線之上的部分，是節(jié)點(diǎn)=柵長(zhǎng)的階段，我把它叫做“多快好省”的縮放；兩道紅線之間的部分，是節(jié)點(diǎn)>柵長(zhǎng)的階段，這個(gè)時(shí)候人們通過材料和晶體管結(jié)構(gòu)的改進(jìn)來實(shí)現(xiàn)等效微縮，我稱其為收益遞減的縮放。

再到后面，就進(jìn)入了我稱之為“莫名其意”的縮放階段。在這一階段，摩爾定律原來的敘述已經(jīng)出現(xiàn)了歧義甚至歧化，不同公司各自有不同的口號(hào)和標(biāo)準(zhǔn)：Intel稱自己是真正的等比縮放，晶體管密度可以達(dá)到前代的N倍，而臺(tái)積電只做到了0.58N倍，GLOBAL FOUNDRIES則更糟，只有0.4N倍。在這“誰是老大誰說了算”的情況下，有人甚至戲稱摩爾定律是人類欲望的定律。

在28nm節(jié)點(diǎn)之后，摩爾定律已經(jīng)無法帶來成本的改進(jìn)，GLOBAL FOUNDRIES稱“我們?cè)僖膊辉敢馀c趨勢(shì)為伍”，并且在不久前宣布退出7nm的研發(fā)競(jìng)賽。

（注：《GF放棄7nm及后續(xù)制程研發(fā)：尖端工藝太燒錢，不如繼續(xù)沉迷14nm》）

眼下一個(gè)非常大的問題是，晶體管的利用率不行了，經(jīng)濟(jì)性正在逐漸降低甚至喪失。2005年時(shí)Intel曾制作出一顆1000核處理器的樣品，但核心增多又會(huì)帶來編程和電源管理的問題。現(xiàn)在的處理器中，只有9%的晶體管在滿負(fù)荷工作，其他晶體管不是睡覺就是打瞌睡。

半導(dǎo)體制造業(yè)方面，目前全球碩果僅存的公司只剩下了三家：Intel、三星和臺(tái)積電，并且截至2018年3月份，65nm及更老的工藝仍占到全球晶元總產(chǎn)量的43%（48%晶圓廠產(chǎn)能），且占據(jù)初始設(shè)計(jì)（design start）的近85%。

從行業(yè)指導(dǎo)來看，Intel自1990年至1998年，一直在努力維持著摩爾定律的步伐。 2015年時(shí)，Intel曾提出摩爾定律2.0的概念，但此時(shí)的摩爾定律已經(jīng)逐漸失去了行業(yè)指導(dǎo)力，Intel自己也越發(fā)舉步維艱。

隨后，IEEE內(nèi)部一個(gè)名為 “重啟計(jì)算”的組織，提出了以系統(tǒng)為指導(dǎo)取代摩爾定律的集成電路發(fā)展思路，即從芯片集成轉(zhuǎn)變?yōu)橄到y(tǒng)集成、從晶體管縮放迭代轉(zhuǎn)變?yōu)楣δ艿膬?nèi)部直連轉(zhuǎn)變?yōu)橥ㄟ^外部傳感器連接、從同構(gòu)集成轉(zhuǎn)變?yōu)楫悩?gòu)集成。

從歷史規(guī)律來看，集成電路的摩爾定律不是第一個(gè)，而是提供指數(shù)增長(zhǎng)的計(jì)算范式的第五個(gè)范式。每當(dāng)一種范式失去動(dòng)力，另一種范式就會(huì)加快步伐。從這個(gè)角度上講，摩爾定律只是一位“過客”，之后我們還會(huì)迎來第六個(gè)范式。

從IP壽命來看，晶體管數(shù)量的增長(zhǎng)在204X年時(shí)將基本終結(jié)，IP壽命將走到盡頭?，F(xiàn)在的行業(yè)應(yīng)該不要糾纏摩爾定律這條線，而是去研究摩爾在1965年時(shí)究竟洞察了什么，忘掉“Moore”，重記“Grove”，搞清楚未來應(yīng)該有一個(gè)怎樣的“轉(zhuǎn)折點(diǎn)”。

為什么半導(dǎo)體技術(shù)現(xiàn)在進(jìn)入了非常尷尬的階段？投入的成本越來越高但收益越來越低，甚至有人認(rèn)為半導(dǎo)體產(chǎn)業(yè)已經(jīng)進(jìn)入了“無效益的繁榮”時(shí)代。

在這種情況下，“開源硬件”和“可重構(gòu)硬件”這兩個(gè)概念出現(xiàn)了。

個(gè)人認(rèn)為，在可重構(gòu)硬件領(lǐng)域，魏少軍教授提出的“軟件定義芯片”要比相比DAPA的“軟件定義硬件”更好一些。

目前可重構(gòu)的浪潮已經(jīng)進(jìn)入了許多不同的視野，其中之一便是中國計(jì)算所提出的“FISC”功能性指令集，即在計(jì)算機(jī)中構(gòu)筑許多大型功能模塊，需要哪種專用計(jì)算能力就調(diào)用相應(yīng)的功能。

國內(nèi)當(dāng)前可重構(gòu)硬件的代表有清華大學(xué)Thinker可重構(gòu)AI芯片和南大RASP可重構(gòu)芯片。其中Thinker設(shè)計(jì)了2個(gè)16*16矩陣rPE單元，在65nm工藝下實(shí)現(xiàn)了5TOPs/W的高效能。而南大RASP將信號(hào)處理中的25個(gè)算法歸結(jié)為6個(gè)粗粒度異構(gòu)rPE單元，相比TMS320C6672多核DSP，綜合性能提升10倍。

更為重要的是，可重構(gòu)芯片的創(chuàng)新空間非常大。相比傳統(tǒng)CPU“源碼->編譯->執(zhí)行”的操作流程，可重構(gòu)芯片可使用硬件描述語言，經(jīng)過硬件綜合和配置生成配置集，實(shí)現(xiàn)硬件重構(gòu)的硬件編程。

此外，可重構(gòu)硬件和傳統(tǒng)馮諾依曼硬件可以產(chǎn)生許多不同的組合，如rPE單元可同構(gòu)可異構(gòu)，規(guī)?？纱罂尚?，粒度可粗可細(xì)，甚至rPE單元自身也可以再重構(gòu)。當(dāng)然也正因如此，可重構(gòu)硬件目前尚未形成統(tǒng)一標(biāo)準(zhǔn)。

在物聯(lián)網(wǎng)浪潮下，由于動(dòng)態(tài)、異質(zhì)、鏈接、安全隱私等特性，需要低功耗、極便宜、可伸縮、協(xié)議多、接口多、硬加密的物聯(lián)網(wǎng)芯片。可以預(yù)見，物理芯片和實(shí)際需求之間的缺口還將越來越大，現(xiàn)實(shí)需求將激勵(lì)創(chuàng)新。未來10年，cSoC（定制SoC）時(shí)代將向rSoC（可重構(gòu)SoC）時(shí)代過渡。