臺(tái)灣新竹，2019年11月5日——格芯?(GLOBALFOUNDRIES?)和SiFive,Inc.今天在中國(guó)臺(tái)灣格芯技術(shù)大會(huì)(GTC)上宣布，他們正基于格芯最近發(fā)布的12LP+ FinFET解決方案，合作拓展配備高帶寬存儲(chǔ)器(HBM2E)技術(shù)的下一代高性能DRAM，同時(shí)提供2.5D封裝設(shè)計(jì)服務(wù)，賦能人工智能(AI)應(yīng)用的快速上市。

為了滿足數(shù)據(jù)密集型AI訓(xùn)練應(yīng)用的容量和帶寬，系統(tǒng)設(shè)計(jì)師需要將更多帶寬壓縮到較小的區(qū)域中，并同時(shí)保持合理的功耗。SiFive基于格芯12LP平臺(tái)和12LP+解決方案的可定制高帶寬存儲(chǔ)器接口將實(shí)現(xiàn)高帶寬存儲(chǔ)輕松集成到單個(gè)片上系統(tǒng)(SoC)解決方案中，在計(jì)算和有線基礎(chǔ)設(shè)施市場(chǎng)中，為AI應(yīng)用提供快速、節(jié)能的數(shù)據(jù)處理。

作為合作的一部分，設(shè)計(jì)人員還可以使用SiFive的RISC-V IP組合和DesignShare IP生態(tài)系統(tǒng)。該系統(tǒng)利用格芯的12LP+設(shè)計(jì)技術(shù)協(xié)同優(yōu)化(DTCO)，幫助他們顯著提高芯片的專業(yè)化，提高設(shè)計(jì)效率并快速、高效地交付差異化的SoC解決方案。

SiFive IP業(yè)務(wù)部門副總裁兼總經(jīng)理Mohit Gupta表示：“SiFive的參考IP平臺(tái)通過(guò)采用HBM2E技術(shù)進(jìn)行擴(kuò)展并建立在性能出色的格芯12LP+解決方案上，可為下一代SoC和加速器提供更高水平的性能和集成。部署高度優(yōu)化的芯片需要高度可定制的功能，才能在低功耗和較小面積的需求之間實(shí)現(xiàn)平衡，并在低延遲的性能下，實(shí)現(xiàn)AI所需的更高的TOPS/毫瓦比，滿足應(yīng)用的需求?！?/span>

格芯的計(jì)算和有線基礎(chǔ)架構(gòu)戰(zhàn)略業(yè)務(wù)部(CWI SBU)首席技術(shù)官Ted Letavic表示“格芯長(zhǎng)期致力于提供差異化的FinFET特定應(yīng)用解決方案和IP，幫助客戶為AI應(yīng)用開發(fā)性能增強(qiáng)型產(chǎn)品。結(jié)合格芯先進(jìn)的FinFET平臺(tái)和SiFive獨(dú)特的設(shè)計(jì)方法，我們將開發(fā)獨(dú)特的高性能邊緣計(jì)算解決方案，使設(shè)計(jì)人員能夠充分利用數(shù)據(jù)爆炸的優(yōu)勢(shì)?！?/span>

格芯的12LP+是針對(duì)AI訓(xùn)練和推理應(yīng)用的創(chuàng)新型解決方案，可為設(shè)計(jì)人員提供高速、低功耗的0.5Vmin SRAM比特單元，用于在處理器與內(nèi)存之間快速、節(jié)能地傳輸數(shù)據(jù)。此外，用于2.5D封裝的新中介層有助于集成高帶寬存儲(chǔ)器與處理器，從而實(shí)現(xiàn)快速、節(jié)能的數(shù)據(jù)處理。

格芯在紐約馬耳他的Fab 8正在開發(fā)SiFive基于格芯12LP和12LP+的HBM2E接口與定制IP解決方案。客戶可以在2020年上半年開始優(yōu)化芯片設(shè)計(jì)，以針對(duì)高性能計(jì)算和邊緣AI應(yīng)用開發(fā)差異化的解決方案。