DSP48單元是PL部分的數(shù)值計(jì)算核心，針對(duì)乘法、累加、濾波等數(shù)字信號(hào)處理任務(wù)優(yōu)化設(shè)計(jì)，Zynq UltraScale的DSP48單元支持18x18位乘法運(yùn)算，部分高端型號(hào)集成數(shù)千個(gè)DSP48單元，形成大規(guī)模并行計(jì)算陣列。該單元支持浮點(diǎn)運(yùn)算、復(fù)數(shù)運(yùn)算等高級(jí)功能，可通過(guò)流水線設(shè)計(jì)實(shí)現(xiàn)高頻次、低延遲的數(shù)值計(jì)算，在自動(dòng)駕駛的激光雷達(dá)點(diǎn)云處理、圖像目標(biāo)檢測(cè)、雷達(dá)信號(hào)濾波等計(jì)算密集型場(chǎng)景中發(fā)揮核心作用，相比軟件串行計(jì)算效率提升數(shù)十倍甚至上百倍。

Block RAM為PL部分提供高速片上存儲(chǔ)資源，每個(gè)Block RAM的容量通常為36KB，支持單端口、雙端口、偽雙端口等多種配置模式，可靈活實(shí)現(xiàn)數(shù)據(jù)緩存、FIFO隊(duì)列、ROM等存儲(chǔ)功能。Block RAM的讀寫延遲僅為幾個(gè)時(shí)鐘周期，且支持字節(jié)使能、奇偶校驗(yàn)等功能，能夠?yàn)椴⑿刑幚砟K提供低延遲的數(shù)據(jù)支撐，例如在視頻編解碼中用于幀緩存，在傳感器數(shù)據(jù)處理中用于臨時(shí)數(shù)據(jù)存儲(chǔ)。部分高端型號(hào)還集成了UltraRAM資源，單塊容量可達(dá)288KB，進(jìn)一步提升片上存儲(chǔ)的容量與帶寬。

GT高速串行收發(fā)器是PL部分實(shí)現(xiàn)高速數(shù)據(jù)傳輸?shù)年P(guān)鍵組件，Zynq UltraScale的GT收發(fā)器支持多種速率等級(jí)，從10Gbps到100Gbps以上不等，適配不同高速接口標(biāo)準(zhǔn)。通過(guò)GT收發(fā)器，可實(shí)現(xiàn)PCIe 4.0、100G以太網(wǎng)、CPRI、JESD204B等高速協(xié)議的硬件實(shí)現(xiàn)，滿足自動(dòng)駕駛中多傳感器數(shù)據(jù)的高速傳輸、車路協(xié)同中的大容量數(shù)據(jù)交互等場(chǎng)景需求。此外，GT收發(fā)器還支持信號(hào)均衡、時(shí)鐘恢復(fù)、誤碼檢測(cè)等功能，確保高速信號(hào)傳輸?shù)目煽啃浴?

針對(duì)人工智能與深度學(xué)習(xí)場(chǎng)景，部分Zynq UltraScale+型號(hào)集成了專用的深度學(xué)習(xí)處理單元（DPU, Deep Learning Processing Unit），該單元基于硬件化的深度學(xué)習(xí)算法架構(gòu)，支持CNN、RNN等主流神經(jīng)網(wǎng)絡(luò)模型的加速運(yùn)行。DPU通過(guò)并行計(jì)算陣列與優(yōu)化的指令集，可高效完成卷積、池化、激活等神經(jīng)網(wǎng)絡(luò)運(yùn)算，相比通用處理器的軟件實(shí)現(xiàn)，算力密度提升顯著，且延遲更低，能夠滿足自動(dòng)駕駛中實(shí)時(shí)目標(biāo)檢測(cè)、語(yǔ)義分割等AI任務(wù)的需求。

Zynq UltraScale通過(guò)高速互聯(lián)總線與DMA控制器，實(shí)現(xiàn)了PS與PL之間的低延遲、高帶寬數(shù)據(jù)交互，為異構(gòu)協(xié)同提供了堅(jiān)實(shí)的硬件支撐。其互聯(lián)架構(gòu)以AXI（Advanced eXtensible Interface）總線為核心，包括AXI-Lite、AXI-Stream、AXI-MM（Memory-Mapped）三種主要總線類型，分別承擔(dān)不同的交互任務(wù)：AXI-Lite總線用于PS對(duì)PL模塊的配置與狀態(tài)讀取，具有控制簡(jiǎn)單、帶寬需求低的特點(diǎn)；AXI-Stream總線用于流式數(shù)據(jù)的傳輸，如視頻幀、傳感器數(shù)據(jù)流等，支持無(wú)地址的連續(xù)數(shù)據(jù)傳輸，延遲極低；AXI-MM總線用于內(nèi)存映射的數(shù)據(jù)交互，支持PS與PL對(duì)外部?jī)?nèi)存的共享訪問(wèn)，帶寬高且靈活性強(qiáng)。