日韩黄色三级无码AV小黄片,a级片在线免费看,AV人人在线色亭亭av

在前述文章，探秘LDO的PSRR參數(shù)及周邊電路對其影響中我們分析了PSRR這個LDO的重要參數(shù)，并且通過仿真了解到輸出電容ESR和前饋電容對其PSRR有很大的影響。除了LDO對紋波的抑制能力的PSRR參數(shù)之外，LDO的穩(wěn)定性設(shè)計也是非常重要的一個方面，本文就詳細探討一下這一話題。

一.線性調(diào)壓器的基本分類及運行原理

在分析LDO的環(huán)路穩(wěn)定性之前，我們先了解一下線性電源的主要類型，如圖1是其中一個典型的類型，NPN達令頓導通晶體管線性電源。

圖1 NPN達令頓導通晶體管線性電源簡易框圖

這種結(jié)構(gòu)采用一個PNP晶體管去驅(qū)動一個NPN導通晶體管，由于其結(jié)構(gòu)限制，這種線性電源輸入端和輸出端需要至少保持一個至少1.5V-2.5V的電壓才能維持輸出調(diào)整,因此這種線性電源限制了電池供電應(yīng)用中電池的使用壽命。

基于上述電池供電應(yīng)用，另外一類線性電源，也叫做LDO,如圖2所示，其導通晶體管為PNP晶體管，驅(qū)動比較容易，因此，這種LDO輸入端和輸出端可以保持比較小的壓降，即Vsat就可以維持輸出電壓調(diào)整，并且這個壓降和負載電流成正比，輕載時此電壓可以達到10-20mV,所以，這種線性電源稱為低壓差線性調(diào)整器（LowDropout Voltage Regulator），非常有利于提高電池的使用壽命。

圖2 LDO的簡易內(nèi)部原理框圖

另外還有一種典型結(jié)構(gòu)，如圖3所示，它由一個NPN導通晶體管和一個PNP驅(qū)動晶體管組成，這種結(jié)構(gòu)的輸入端和輸出端的最小壓降介于前面兩種結(jié)構(gòu)之間，所以，稱它為Quasi-LDO.

圖3 Quasi-LDO的簡易內(nèi)部原理框圖

圖4 導通器件為P-MOSFET的內(nèi)部簡易框圖

當內(nèi)部導通器件為P溝道MOSFET時，如圖4所示，由于驅(qū)動PMOSFET的驅(qū)動電流很小，而驅(qū)動PNP晶體管的基極電流會比較大，因此PMOSFET型的LDO的驅(qū)動損耗很小。另外，PMOSFET的內(nèi)部導通壓降非常小，因此Dropout很小，這可以讓它的封裝做的很小，同時可以支持大電流應(yīng)用。

以上幾種線性電源的基本運行原理是類似的，都是通過內(nèi)部運放調(diào)整導通晶體管或者MOSFET的驅(qū)動電流，以此滿足負載電流變化時保持輸出電壓恒定，如圖5所示，內(nèi)部運放正端接內(nèi)部參考電壓VREF,運放負端接反饋電壓。

圖5 線性電源的基本運行原理

以上幾種線性電源，由于基本結(jié)構(gòu)的差異，其導通晶體管的驅(qū)動電流有很大區(qū)別，如果我們定義其為IGND,則發(fā)現(xiàn)LDO的驅(qū)動電流最大，考慮三極管的beta增益為15-20的話，驅(qū)動電流可達7%輸出電流，而NPN達令頓導通晶體管線性電源的驅(qū)動電流非常小，可以達到幾個毫安，這一點對減小其自身損耗有很大幫助。

另外一個非常重要的區(qū)別是輸出穩(wěn)定性，NPN導通晶體管線性電源，基本上不需要外部電容就可以保持無條件穩(wěn)定運行，而LDO一般是必須要有外部電容去降低其帶寬，并產(chǎn)生相位提升的。而Quasi-LDO需要一定電容就可以輕松的達到穩(wěn)定。

鑒于此，我們接下來就重點分析一下應(yīng)用最廣泛的LDO的穩(wěn)定性問題。

二.LDO的環(huán)路穩(wěn)定性分析

關(guān)于穩(wěn)定性判據(jù)的基本分析及原理，參考我的前述文章，閉環(huán)穩(wěn)定性判據(jù)的探討，這里我們僅僅針對LDO的零極點做一個基本的分析。

根據(jù)LDO的基本結(jié)構(gòu)，其同樣是一個負反饋，所以其穩(wěn)定性判斷的標準和DC/DC電源類似，都需要整個環(huán)路的相位偏移在0db穿越時，小于180C,也就是說，其整個環(huán)路相位需要離-180C有一定裕量（假設(shè)初始相位為0）。

由于LDO的內(nèi)部PNP晶體管接為共發(fā)射極，所以其輸出阻抗非常高，那么就不得不考慮負載和輸出電容形成的低頻極點的影響。

圖6 典型LDO的內(nèi)部含積分器的原理框圖

典型的LDO的內(nèi)部原理框圖，如圖6所示。接下來我們來分析一下LDO結(jié)構(gòu)的零極點分布,此處，我們假定輸出電容的ESR為0，暫時不考慮這個因素。

圖7 未經(jīng)外部補償?shù)?/span>LDO的Bode圖

對于一個未經(jīng)外部補償?shù)?/span>LDO的Bode圖，如圖7所示，假設(shè)其DC增益為80db。LDO的基本條件我們定義如下，負載滿載為50mA，輸出為5V,在滿載條件下，其負載和輸出電容形成的極點PL如下圖8計算，為159Hz。

圖8 LDO的負載極點計算示例

另外，內(nèi)部有一個積分補償器P1，極點頻率在1k左右，LDO的功率級由于輸出阻抗比較高，所以形成一個相對高頻的極點，大約在500k，稱之為Ppwr，從上述Bode圖上看，由于兩個低頻極點使得在穿越頻率處，大約40k附近，讓相移達到了180C,所以它是不穩(wěn)定的一個LDO環(huán)路。所以它需要一定的環(huán)路補償，來達到穩(wěn)定。

三.LDO的環(huán)路補償

大多數(shù)LDO都需要加輸出電容，所以輸出電容的ESR是一個天然可以用于補償環(huán)路的器件，因為輸出電容和其ESR會形成一個零點，如圖9所示。

圖9 輸出電容電路模型

輸出電容ESR零點頻率如下式可得，

圖10 增加ESR補償后的Bode圖

從圖10中的補償后的LDO的環(huán)路Bode圖來看，合適的ESR零點的增加，使得帶寬及相位進一步增加，圖中顯示帶寬從40k增加到100k，由于高頻的500k極點頻率較高，對相位的衰減影響不大，所以在100k的穿越頻率時，相位裕量大致為70C.從以上示例，可以看出合適的ESR零點頻率，可以很好得補償LDO的環(huán)路。

圖11 典型LDO允許的輸出電容ESR范圍

雖然ESR可以很好的補償LDO環(huán)路，但是需要適合的零點頻率來補償，因此要注意ESR是否合適，規(guī)格書一般會給出ESR的選擇范圍，如圖11所示，是一個示例（或者給出推薦得ESR范圍），后面我們會通過仿真來驗證ESR對環(huán)路穩(wěn)定性的影響。

一般來說，當使用較大的ESR之后，轉(zhuǎn)折頻率會降低，提前將相位及帶寬提高，帶寬超過功率級極點后，可能導致相位被衰減而震蕩，這一點需要注意。

圖12 大ESR補償導致的相位裕量不足

從圖10來看，用超過10ohm的ESR補償，導致帶寬升到1M以上,功率級極點的作用讓相位有了接近80C的衰減，所以只剩下10多度的相位裕量，這會產(chǎn)生環(huán)路震蕩。

如果通過一個很小的ESR為50mohm去補償，那么ESR零點頻率會變得很高，可能會高于帶寬頻率40k，那么這時候ESR零點提升相位的效果就很小了，如圖13所示，

圖13 較小ESR導致零點對于環(huán)路補償無效

圖13中，ESR零點遠高于帶寬40k，所以零點提升相位的效果對于穿越頻率處的相位提升沒什么作用，環(huán)路依然是不穩(wěn)定的，因為低頻的兩個極點導致相位偏移180C,相位裕量接近為0,所以建議選擇電容的ESR時，一定要讓零點頻率在帶寬之前，增益穿越0db之前，提前提高相位。

四．基于環(huán)路補償考慮的輸出電容的選擇

一般來說，固態(tài)鉭電容的ESR大小會比較適合，并且溫度特性很好。電解電容的ESR在低溫下會以指數(shù)曲線增大，所以不適合LDO的補償，如果是MLCC的話，ESR會非常小，只有幾個mohm，需要注意所使用的LDO是否支持MLCC等小ESR應(yīng)用。如果支持MLCC應(yīng)用，那么其芯片內(nèi)部應(yīng)該包含了一個零點頻率，用于補償環(huán)路，此時外部的電容ESR頻率就不能太低，也就是ESR不能太大，否則會讓帶寬變太高，功率級極點產(chǎn)生足夠的相位偏移而導致震蕩。

圖14 MIC5235的輸出電容要求

以MIC5235這個典型的24V耐壓的LDO來看，如圖14所示，它既可以支持MLCC，也可以支持鉭電容，二者都可以讓LDO穩(wěn)定。

圖15 MIC5235的輸出電容及ESR要求

從圖15來看，MIC5235需要至少2.2u輸出電容才能讓它穩(wěn)定，另外，它指出這個芯片穩(wěn)定性已經(jīng)基于MLCC這種低ESR電容優(yōu)化過，所以它限制了ESR不能過高，否則會導致高頻振蕩，這個限制最大的ESR為3ohm。同時它也指出，建議選擇溫度系數(shù)較好的X7R類型的MLCC會更利于全溫度范圍的穩(wěn)定。

圖16 MIC29302的輸出電容要求

一個輸入耐壓60V,輸出電流3A的LDO,MIC29302,其輸出電容的要求如圖16所示，由此可以看出，這個LDO需要一個輸出電容才能維持輸出電壓穩(wěn)定。它并不需要太小的ESR，一旦用很小的ESR的MLCC電容還可能會導致震蕩。所以，非常推薦ESR適合的鉭電容。

五.適用于MLCC的LDO的環(huán)路仿真

接下來，我們用仿真的方式，驗證輸出電容的不同參數(shù)，對相位裕量及帶寬的影響。我們首先看一下對MLCC輸出電容優(yōu)化過的LDO,如MIC5235這個器件。

圖17 可使用MLCC電容的MIC5235的Loop仿真原理圖

輸入電壓按照12V,輸出電壓由分壓電阻及1.24V基準設(shè)置為9V,采用2.2uF的輸出電容，ESR電阻為5mohm，負載電流為150mA。

圖18 MIC5235輸出電容ESR為5mohm時的環(huán)路Bode

由圖18的環(huán)路Bode圖來看，其穿越頻率為40k，相位裕量為57C,在5mohm的ESR下是非常穩(wěn)定的一個環(huán)路。

圖19 MIC5235輸出電容ESR為5mohm時的零極點計算

此時通過計算零極點，得知負載極點在1.2k，ESR零點在14M以上，基本上不影響環(huán)路特性。

當輸出電容ESR極小時，如降為1mohm，仿真結(jié)果如圖20所示，

圖20 MIC5235輸出電容ESR為1mohm時的環(huán)路Bode

從圖20所示的Bode來看，輸出電容ESR變得非常低時，ESR零點對環(huán)路基本沒有影響，它在高頻段1M以上，從原始狀態(tài)的相位曲線可以看到相位由于ESR零點有提升，但是降低ESR后這個相位提升點會變到更高頻（在圖示上看不到）。

圖21 MIC5235輸出電容ESR為1mohm時的零極點計算

從圖21計算可知，電容ESR為1mohm時，零點ESR頻率為非常高頻處，大約超過70M,對環(huán)路沒什么影響。

圖22 MIC5235的ESR變大到3ohm時的Bode

以5mohm的ESR 對應(yīng)的Bode圖為參考，從圖22仿真結(jié)果來看，ESR變大到3ohm后，發(fā)現(xiàn)ESR零點提前起作用，讓帶寬及相位提前提升，導致帶寬為114k，相位裕量為94C,環(huán)路變得更穩(wěn)定。

圖23 MIC5235輸出電容ESR為3ohm時的零極點計算

從零極點計算結(jié)果來看，ESR零點為24k，負載極點不變，還是1.2k,則ESR零點對提升相位和帶寬有幫助。

圖24 MIC5235的ESR變大到10ohm時的Bode

以5mohm ESR對應(yīng)的環(huán)路曲線為參考，從圖24仿真結(jié)果來看，ESR變大到10ohm后，發(fā)現(xiàn)ESR零點提前起作用，讓帶寬及相位提前提升，導致帶寬為305k，相位裕量為60C,相比3ohm時有所降低，可以看出高頻功率極極點的作用，讓相位有了衰減，所以要適當注意輸出電容的ESR選擇。

圖25 MIC5235輸出電容ESR為10ohm時的零極點計算

從零極點計算結(jié)果來看，ESR零點為7.2k，負載極點不變，還是1.2k,則ESR零點對提升相位和帶寬還是有幫助，但是導致帶寬很高，相位受到高頻功率級極點影響而衰減。

六.不推薦MLCC的LDO的環(huán)路仿真

上述MIC29302是一個不推薦使用MLCC等低ESR電容的LDO，接下來我們看一下其ESR對環(huán)路的影響。

圖26 MIC29302的輸出分壓電阻設(shè)置

由于MIC29302需要最小負載電流，如圖27所示，所以可以適當減小分壓電阻的阻值以滿足空載時的需要，讓它穩(wěn)定。

圖27 MIC29302最小負載電流要求

從圖27可知，最小負載電流為7mA，當我們設(shè)置輸出電壓為3.3V時，可以按照圖28所示的分壓電阻，可以滿足10mA最小負載電流。

圖28 MIC29302環(huán)路仿真電路

圖29 當ESR為500mohm時MIC29302的環(huán)路Bode

當輸出ESR為500mohm時，仿真相位裕量為67C,帶寬為72k，非常穩(wěn)定，低頻下負載極點和主極點的作用下的180C相移，通過ESR零點相位得到了有效提升。從計算結(jié)果來看，如圖30，可知負載極點為1.59k，ESR零點為32k。

圖30 ESR為500mohm時零極點計算

圖31 當ESR為5mohm時MIC29302的環(huán)路Bode

以500mohm的ESR為基準，當減小輸出電容ESR為5mohm時，這是一個MLCC的典型的ESR，此時通過仿真波形來看，ESR零點作用頻率到了高頻段，所以低頻下負載極點和主極點的相位滯后180C,無法通過ESR零點提升，帶寬47k，相位裕量變得非常小，只有3C,非常不穩(wěn)定。由計算零極點的結(jié)果可知，負載極點在1.59k不變，但是ESR零點在3.2M的高頻處，對補償相位沒什么用處。