SiC MOSFET器件的體二極管是其組成的重要部分，其可靠性對(duì)系統(tǒng)設(shè)計(jì)非常重要，本文通過重點(diǎn)分析一篇典型外文文獻(xiàn)來說明SiC mosfet的體二極管的可靠性機(jī)理，這個(gè)討論并不針對(duì)任何一家廠商的產(chǎn)品，僅僅是做技術(shù)上的討論。

圖1 SiC mosfet的體二極管可靠性典型文獻(xiàn)

本篇文章來自于美國Ohio州立大學(xué)電氣及計(jì)算機(jī)工程系，對(duì)理解SiC mosfet的體二極管的可靠性機(jī)理有很大幫助。

圖2 文章摘要

文章摘要表明，在1700V耐壓的4H-SiC MOSFET的漂移層由于存在堆垛缺陷，會(huì)導(dǎo)致內(nèi)部體二極管的降級(jí)，也就是說會(huì)導(dǎo)致在導(dǎo)通狀態(tài)下有較差的載流性能，而在關(guān)斷狀態(tài)下具有較高的漏電流。

文章主要分析在商業(yè)化的1700V的4H-SiC MOSFET上，體二極管的正向電流應(yīng)力效應(yīng)。經(jīng)過測(cè)試，發(fā)現(xiàn)一些器件，在經(jīng)過內(nèi)部體二極管的正向應(yīng)力測(cè)試后，顯示出明顯的降級(jí)。這些測(cè)試表明，器件中存在非常多的數(shù)量的BPDs（基晶面錯(cuò)位），這些BPDs或許最初就存在于漂移層，或者他們被制程過程所引入，如常溫離子注入過程等。

為了運(yùn)行在高結(jié)溫和大功率密度的應(yīng)用上，SiC MOSFET，及JFET和IGBT，晶閘管等，在很大程度上改善了晶體生長(zhǎng)技術(shù)，器件制成等。即使SiC MOSFET有制成技術(shù)的主要進(jìn)步，單極型和雙極型的SiC 器件，并未完全在高壓大功率中使用，源于體二極管的降級(jí)。器件漂移層的BPDs導(dǎo)致堆垛缺陷，這會(huì)導(dǎo)致SiC MOSFET體二極管的降級(jí)。

內(nèi)部的體二極管在正向偏置時(shí)，電子和空穴對(duì)在漂移層重組，這個(gè)重組過程提供了激活SF的能量，由于SF的存在，載流子的壽命和移動(dòng)性會(huì)降低。重組導(dǎo)致的SF的影響，在于在體二極管的正向?qū)☉?yīng)力測(cè)試后，主載流子導(dǎo)通電流能力，以及正向阻斷模式下的反向漏電流等方面。這一過程是在2007年基于10kV的SiC MOSFET展示過。

由于堆垛缺陷大小取決于漂移層厚度，那么，由于高壓器件具有更厚的漂移層，所以，體二極管的降級(jí)更多的在高壓器件上。BPDs最初來自于襯底，在外延層生長(zhǎng)中形成（較厚的外延對(duì)應(yīng)長(zhǎng)生長(zhǎng)時(shí)間及更多的掉落物夾雜），或者在隨后的器件制造中產(chǎn)生。近年來，Stahlbush et al也報(bào)告了BPDs可以來自于高劑量鋁離子注入過程產(chǎn)生。

通過以上堆垛缺陷的機(jī)理分析，本文的主要目的是基于商業(yè)化的1700V的SiC MOSFET上，通過實(shí)驗(yàn)來揭示堆垛缺陷如何影響主載流子導(dǎo)通和反向漏電流的性能。

圖3 實(shí)驗(yàn)所需要的高壓1700V器件

從所需要的器件上看，有平面型的器件，也有溝槽型器件，所有的測(cè)試都是基于以上器件。

本文涉及到的測(cè)試，主要包括三象限ID-VD特性，一象限ID-VD,ID-VG特性，正向阻斷模式時(shí)的正向漏電流特性，均在常溫下進(jìn)行了測(cè)量。封裝器件的I-V曲線測(cè)試是使用Keysight B1505A功率器件分析儀。為了實(shí)現(xiàn)正向偏置應(yīng)力在體二極管上，10個(gè)器件串聯(lián)在一起，體二極管正向偏置，如圖4所示。

圖4 體二極管正向應(yīng)力實(shí)驗(yàn)電路圖

直流電源電流設(shè)置為合適的電流等級(jí)。隔離DC/DC變換器和LDO用來給每一個(gè)器件以確保穩(wěn)定的運(yùn)行期間的VGS電壓。

為了實(shí)現(xiàn)體二極管的正向偏置，負(fù)偏置電壓應(yīng)用到drain和source之間，一個(gè)-5V的偏置電壓應(yīng)用到門級(jí)去確保完全關(guān)斷SiC MOSFET的通道。體二極管正向?qū)?/span>10小時(shí), 跟隨這個(gè)初始的應(yīng)力，所有的測(cè)試重復(fù)進(jìn)行。應(yīng)力測(cè)試之后，在電氣測(cè)試前，器件允許冷卻到室溫，這個(gè)過程重復(fù)20小時(shí)，和100小時(shí)。在體二極管的正向偏置應(yīng)力期間，器件安裝在散熱片上，采用一個(gè)水冷卻器保持MOSFET封裝的case溫度低于50C.

從圖3的各個(gè)廠家的器件來說，體二極管的三象限ID-VD曲線在圖5顯示。

圖5 各個(gè)廠家的1700V的SiC DMOSFET的體二極管的三象限的ID-VD特性降級(jí)，器件E和G的器件應(yīng)力為5A, D器件應(yīng)力為3.5A

在器件G中，10個(gè)器件中的2個(gè)顯示出增加應(yīng)力時(shí)間后的正向電壓的增加。100小時(shí)正向偏置應(yīng)力后，正向電壓的漂移高達(dá)9%。當(dāng)MOSFET通道關(guān)斷，體二極管正向偏置時(shí)，p-well區(qū)域的空穴被注入到了漂移層。電子空穴在漂移層的重組提供了激活SFs的能量。重組引入的SFs導(dǎo)致載流子壽命和移動(dòng)性的減小。此外，SFs的空間規(guī)模取決于漂移層厚度，例如1700V 4H-SiC MOSFET的漂移層厚度大約20微米，生長(zhǎng)在4度離軸襯底上（優(yōu)化外延生長(zhǎng)條件，外延生長(zhǎng)4度斜切，可以將BPD轉(zhuǎn)化為TED,即Threading edge dislocations，2004年BPD到TED的轉(zhuǎn)化率為90%，2004年以來，通過優(yōu)化生長(zhǎng)條件，可以達(dá)到99.99%的轉(zhuǎn)化率，形成優(yōu)良的低BPD密度的襯底）。這樣的話，SF在上表面的注入長(zhǎng)度是大約為20微米/tan 4度=286微米，被測(cè)試的D器件在正向應(yīng)力測(cè)試后降級(jí)，如圖5上所示。

由于3.5A是D器件的電流額定值，所以，正向電壓在3.5A下測(cè)試確認(rèn)。在正向應(yīng)力測(cè)試前，正向電壓測(cè)量值為6V.在引入正向應(yīng)力測(cè)試100小時(shí)后，其正向電壓增加到接近9V.D器件的正向電壓漂移量是G器件正向電壓漂移的6倍。

因此，這些結(jié)果表明4個(gè)原因中的一個(gè)或許是導(dǎo)致這樣一個(gè)高度降級(jí)的結(jié)果。首先，器件D或許采用常溫鋁離子注入去形成P+接觸，這會(huì)產(chǎn)生很多BPSs。其次，其它制程或許會(huì)導(dǎo)致生成BPDs。第三，起始外延層具有很多BPDs。最后，BPDs可以從鋁離子注入?yún)^(qū)引入，并在退火過程中劃過外延層。

從上面圖示來看，所有廠家的器件顯示出內(nèi)置的電壓是接近-3V的，門極電壓接近-5V。器件E在正向偏置后，這里沒有體二極管的電流降級(jí)。這表明這個(gè)器件用足夠低BPD外延層制作，或者說體二極管以某種方式阻止了正向偏置。

圖6 在門級(jí)電壓VGS=20V時(shí)，各個(gè)廠家的1700V的SiC DMOSFET在第一象限的ID-VD曲線。曲線顯示出體二極管電流應(yīng)力測(cè)試前和后的特性，器件E和G是5A,器件D是3.5A.

一象限的ID-VD曲線，在門極電壓20V時(shí)，正向應(yīng)力時(shí)間10小時(shí)，20小時(shí)，100小時(shí)的結(jié)果如圖6所示。它顯示出那些體二極管降級(jí)的器件，其導(dǎo)通電阻有所增加（體現(xiàn)在曲線斜率）。導(dǎo)通電阻增加，這是完全由主要載流子導(dǎo)通主導(dǎo)的，在器件D和G上被觀察到，由于SF不僅僅作為重組陷阱，而且也中斷主要載流子的流動(dòng)。

器件D顯示出最大量的Rdson增加，大約3.8倍，在100小時(shí)的應(yīng)力測(cè)試后，在所有的被測(cè)試器件中有源區(qū)那里具有最高數(shù)目的SF。

圖7 第一象限的ID-VD曲線降級(jí)，在漏極電壓為0.1V時(shí)，對(duì)于從各個(gè)廠家的1700V的SiC DMOSFET來說，曲線展示出體二極管電流應(yīng)力測(cè)試前后的狀態(tài)，器件E和G為5A,器件D為3.5A

Drain電壓0.1V時(shí)的一象限的ID-VD曲線，作為一個(gè)正向應(yīng)力時(shí)間的函數(shù)，展示在圖7中.

這里展示出門限電壓在體二極管應(yīng)力測(cè)試后沒有改變。再一次的，drain電流在那些具有體二極管降級(jí)的器件中降級(jí)了，由于SF僅影響漂移層的主要載流子導(dǎo)通。此外，非常清楚的是器件D中，幾乎所有SF被激活了，在20小時(shí)后，由于快速的drain電流下降。超過20小時(shí)后，僅僅由少量的drain電流改變（體現(xiàn)在斜率上）。

圖8 各個(gè)廠家的1700V SiC DMOSFET在門級(jí)電壓為0V時(shí)，體二極管應(yīng)力測(cè)試前后的室溫下的反向偏置特性狀態(tài)，器件E和G為5A體二極管應(yīng)力為5A,器件D的體二極管應(yīng)力為3.5A.

常溫下，在正向阻斷模式中的正向漏電流，在應(yīng)力測(cè)試前后的狀態(tài)如圖8所示。

隨著增加體二極管的應(yīng)力，正向漏電流在器件G上逐步增加，進(jìn)一步的，產(chǎn)生的擊穿電壓的降低，歸因于漏電流的增加。同樣的，有源區(qū)中的擊穿，看起來是由重組引入的SF造成。然而器件D和E顯示出，并沒有大的漏電流的改變。器件E的結(jié)果是我們所期望的，因?yàn)檫@家廠商或許使用的足夠低的BPD外延層，如II-A中討論的。然而，器件D不顯示出高的漏電流或者減小的阻斷，在應(yīng)力測(cè)試后，即使器件有源區(qū)具有很多SFs。因此，或許事實(shí)是擊穿發(fā)生的邊沿端部區(qū)域，那里沒有什么SF。

這些結(jié)果對(duì)于小于1700V耐壓的SiC mosfet的設(shè)計(jì)和制成影響也很大。在SiC MOSFET中，一些廠商或許使用大劑量的AL離子注入制成，在室溫下去形成P+接觸。盡管這個(gè)過程可以減小器件的成本，但它產(chǎn)生了新的BPDs.如果SiC MOSFET應(yīng)用，是不包含獨(dú)立的續(xù)流二極管的高頻開關(guān)應(yīng)用時(shí)，內(nèi)部體二極管將在一部分開關(guān)周期中導(dǎo)通。

另外，SiC  MOSFET內(nèi)部并聯(lián)肖特基二極管時(shí)，是另一種改善的方法，以減小體二極管降級(jí)。此外，使用獨(dú)立的續(xù)流二極管芯片，或者在漂移層阻斷注入少子是一個(gè)好方法。

總結(jié)：本文調(diào)查了在商業(yè)化的多家典型著名廠商的1700V的SiC MOSFET中，體二極管降級(jí)的效應(yīng)。在正向應(yīng)力測(cè)試后，已經(jīng)存在的或者制程引入的BPDs導(dǎo)致的SFs，會(huì)導(dǎo)致體二極管明顯的降級(jí)。只有一家廠商E，在10片被測(cè)器件上，100小時(shí)應(yīng)力后不顯示任何降級(jí)。另外兩家的器件顯示出非常大程度的降級(jí)。

在主MOSFET中，使用一個(gè)外部的肖特基二極管或者內(nèi)置的肖特基二極管，可以有效阻止SiC MOSFET的體二極管降級(jí)。

一般來說，對(duì)于小于15微米的外延，材料缺陷水平足以低到商業(yè)化1700V或者3300V的SiC MOSFET，隨著外延層厚度的提升，挑戰(zhàn)越來越大，相信行業(yè)的發(fā)展會(huì)讓襯底和外延的生長(zhǎng)得以有更多改善。