日本黄色一级经典视频|伊人久久精品视频|亚洲黄色色周成人视频九九九|av免费网址黄色小短片|黄色Av无码亚洲成年人|亚洲1区2区3区无码|真人黄片免费观看|无码一级小说欧美日免费三级|日韩中文字幕91在线看|精品久久久无码中文字幕边打电话

當(dāng)前位置:首頁(yè) > EDA > 電子設(shè)計(jì)自動(dòng)化
[導(dǎo)讀] BGA封裝概述  為了滿足不斷變化的市場(chǎng)標(biāo)準(zhǔn)和更短的產(chǎn)品上市時(shí)間,可編程邏輯器件(PLD)越來(lái)越廣泛地應(yīng)用于電路板和系統(tǒng)設(shè)計(jì)中。使用可編程邏輯器件能夠加快產(chǎn)品上市時(shí)間,并且相對(duì)于特定應(yīng)用集成電路(ASIC)和特

     BGA封裝概述

  為了滿足不斷變化的市場(chǎng)標(biāo)準(zhǔn)和更短的產(chǎn)品上市時(shí)間,可編程邏輯器件(PLD)越來(lái)越廣泛地應(yīng)用于電路板和系統(tǒng)設(shè)計(jì)中。使用可編程邏輯器件能夠加快產(chǎn)品上市時(shí)間,并且相對(duì)于特定應(yīng)用集成電路(ASIC)和特定應(yīng)用標(biāo)準(zhǔn)產(chǎn)品(ASSP)而言,具有更大的設(shè)計(jì)靈活性??删幊踢壿嬈骷蚱湫碌漠a(chǎn)品架構(gòu)具有降低功耗、新的封裝選擇和更低的單片成本的特點(diǎn),從而為許多產(chǎn)品(如手持設(shè)備)所采用。典型的可編程邏輯器件應(yīng)用包括:上電時(shí)序、電平轉(zhuǎn)換、時(shí)序控制、接口橋接、I/O擴(kuò)展和分立邏輯功能。

  日益復(fù)雜的系統(tǒng)要求推動(dòng)了對(duì)于提高PLD邏輯密度和增加I/O引腳的需求。因此,球柵陣列(BGA)成為了PLD可選的封裝方式。BGA封裝選擇,如片級(jí)BGA,精細(xì)間距BGA和芯片陣列BGA,已經(jīng)很大程度上取代了在大多數(shù)PLD上最常用的四方扁平封裝(QFP)。BGA受到系統(tǒng)設(shè)計(jì)師的廣泛歡迎,主要是由于其具有較高的I/O密度,從而大大提高了引腳數(shù)與電路板面積比,因?yàn)樗萉FP封裝具有更小的封裝尺寸,因而也是空間受限應(yīng)用的理想選擇。它可以節(jié)省電路板面積及其封裝本身的高度。BGA封裝的其他主要優(yōu)點(diǎn)包括:更好的散熱性能、更小的未對(duì)準(zhǔn)公差、可靠的封裝結(jié)構(gòu)和經(jīng)驗(yàn)證的組裝流程。

  系統(tǒng)設(shè)計(jì)師面臨的挑戰(zhàn)

  隨著可編程邏輯器件的演變,BGA封裝向著引腳數(shù)增加,引腳間距減小的方向發(fā)展。引腳間距或焊球間距是指兩個(gè)相鄰引腳中心或焊球中心之間的距離。引腳間距對(duì)從PLD引出I/O的布線產(chǎn)生重大影響。更高引腳數(shù)和更小引腳間距的發(fā)展趨勢(shì)使得系統(tǒng)設(shè)計(jì)師面臨巨大挑戰(zhàn),他們必須使用更激進(jìn)的設(shè)計(jì)規(guī)則,通過(guò)先進(jìn)的疊層和過(guò)孔技術(shù)以滿足設(shè)計(jì)要求??偠灾?,這些因素大大增加了印刷電路板成本。本文探討了系統(tǒng)設(shè)計(jì)師可以在進(jìn)行采用BGA封裝的PLD設(shè)計(jì)時(shí),用以降低電路板成本的一些技巧。

  影響印刷電路板制造成本的因素

  印刷電路板的制造成本是許多電子產(chǎn)品的主要考慮因素。各種影響印刷電路板成本的因素有:印刷電路板層數(shù)、疊層技術(shù)和過(guò)孔技術(shù)的選擇、設(shè)計(jì)規(guī)則和布線技巧。

  印刷電路板層數(shù)

  印刷電路板的層數(shù)是影響印刷電路板成本的主要因素之一。術(shù)語(yǔ)“BGA breakout”是指在印刷電路板正常布線之前,fanout和引出引腳布線到器件周圍。BGA breakout是影響印刷電路板層數(shù)的最重要因素??梢酝ㄟ^(guò)選擇適當(dāng)?shù)腂GA breakout機(jī)制、疊層模型和過(guò)孔技術(shù)來(lái)使印刷電路板層數(shù)最小化。大多數(shù)可編程邏輯器件供應(yīng)商提供BGA breakout技巧,以協(xié)助電路板設(shè)計(jì)和布局。這些技巧有助于優(yōu)化印刷電路板的制造并降低成本。

  疊層和過(guò)孔模型

  疊層和過(guò)孔模型的選擇對(duì)于減少印刷電路板層數(shù)和制造成本的影響最大。疊層技術(shù)主要有兩種——FR-4層壓和高密度互連(HDI)。FR-4層壓疊層技術(shù)用于較大的電路設(shè)計(jì),如電腦主板。HDI更適合于空間受限的應(yīng)用,如手持設(shè)備。

  多層印刷電路板使用過(guò)孔或電鍍通孔將信號(hào)從一層傳輸?shù)搅硪粚由?。過(guò)孔類型主要有四種:通孔、盲孔、埋孔(或嵌入孔)和微孔。

  通孔提供了貫通印刷電路板頂層和底層的連接。盲孔提供了頂層或底層與印刷電路板內(nèi)部某一層之間連接。嵌入孔或埋孔提供了印刷電路板內(nèi)部各層之間的連接。微孔是激光鉆孔而成的極小的孔,提供了多層電路板中幾層板之間的電氣連接。微孔用于HDI電路板。

  通常情況下,采用通孔的層壓印刷電路板的制造成本最低,采用微孔的HDI疊層板的制造成本最高。采用盲孔或埋孔的層壓板的制造成本比采用通孔的層壓板高,而比采用微孔的HDI疊層板的成本低?,F(xiàn)在有幾種新的技術(shù),使用環(huán)氧填充以及錫膜覆蓋過(guò)孔,也增加了電路板的成本。

  設(shè)計(jì)規(guī)則

  設(shè)計(jì)規(guī)則影響了制造良率和性能。當(dāng)采用更激進(jìn)的設(shè)計(jì)規(guī)則時(shí)會(huì)增加制造成本。設(shè)計(jì)規(guī)則的兩個(gè)示例如下。這兩個(gè)設(shè)計(jì)規(guī)則示例使用了8x8mm,0.5mm間距,132球型csBGA封裝的萊迪思MachXO PLD(LCMXO640-M132/MN132)。在每個(gè)示例中,MachXO PLD放在一塊4層的疊層電路板上。請(qǐng)注意,例1采用了比例2更激進(jìn)的設(shè)計(jì)規(guī)則。因此,為滿足第一個(gè)示例中設(shè)計(jì)規(guī)則的印刷電路板成本將超過(guò)第二個(gè)示例中的電路板。

  大多數(shù)的PLD供應(yīng)商提供設(shè)計(jì)規(guī)則,如下面表格所示。這些設(shè)計(jì)規(guī)則有助于降低制造成本,而且得到大多數(shù)印刷電路板制造商的支持。

表1:萊迪思半導(dǎo)體推薦的針對(duì)不同引腳間距封裝的SMD焊盤

表2:萊迪思半導(dǎo)體推薦的針對(duì)0.8mm引腳間距caBGA封裝的MachXO和ispMach4000ZE器件的設(shè)計(jì)規(guī)則

  布線技巧

  一旦選定了合適的疊層技術(shù)、過(guò)孔模型和設(shè)計(jì)規(guī)則,F(xiàn)anout過(guò)孔樣式就成了影響使用了BGA breakout技術(shù)的電路板層數(shù)的最重要因素。下面的幾個(gè)技巧有助于降低成本:

  引出引腳到器件周圍使得更多的引腳可以布線在同一層上。當(dāng)使用引腳間距小于0.8mm BGA時(shí),引出前兩排引腳的fanout過(guò)孔到器件周圍并盡量遠(yuǎn)離BGA封裝。將它們引得越遠(yuǎn),可使得后兩排引腳能夠引出并布線在同一層上。這將有助于減少印刷電路板層數(shù)和制造成本。

  使用北、南、東、西(NSEW)或偏重于層的走線來(lái)提高效率。當(dāng)只有2至4層可用于BGA布線時(shí),由于極高的布線密度,引出到每一層的各個(gè)方向(也稱為NSEW布線)是合理的。但是,當(dāng)可用于BGA的布線超過(guò)4層時(shí),使用偏重于層的概念,即引出布線符合偏重于層,可更有效的布線。

  采用四象限dog-bONe布線方法來(lái)增加布線密度。當(dāng)在一層的各個(gè)方向上引出引腳時(shí),如果引出布線和過(guò)孔樣式(也稱為dog-bone)在不同象限有不同的方向,則會(huì)有助于布線。這是一種增加布線密度的有效方式。下圖顯示了一個(gè)四象限dog-bone布線示例。

圖1:用于7x7mm,0.5mm引腳間距,144球型csBGA封裝的ispMACH 4000ZE(LC4256ZE-MN144)的四象限dog-bone樣式fanout示例。

  請(qǐng)注意四象限dog-bone布線增加了象限中央原點(diǎn)處行與列的布線通道。這個(gè)空間可用于更多信號(hào)的布線。在電路板上,該列和行的布線通道適合用于放置添加電容和上拉電阻。四象限dog-bone布線與焊盤內(nèi)過(guò)孔(via-in-pad)方式相比具有更低成本以及更低風(fēng)險(xiǎn)的焊接問(wèn)題。

  使用焊盤內(nèi)過(guò)孔為引出引腳布線提供空間。使用焊盤內(nèi)過(guò)孔方式可以留出焊盤與焊盤之間的空間,用于其他信號(hào)的布線。顧名思義,BGA球型焊盤的中心可以做成通孔。圖2展示了這個(gè)技巧。

圖2:8x8mm,0.5mm引腳間距,132球型csBGA封裝的MachXO PLD(LCMXO640-M132/MN132)使用焊盤內(nèi)過(guò)孔引出引腳布線的示例。

  三行BGA球型焊盤如圖所示。中間行使用焊盤內(nèi)過(guò)孔。當(dāng)裝配電源層或者地層時(shí),這種技巧是最有用的,因?yàn)樗鼘?shí)現(xiàn)了BGA下面連續(xù)的電源層或地層。當(dāng)使用焊盤內(nèi)過(guò)孔,我們必須記住,由于從fanout和過(guò)孔引出引腳的布線方式使得BGA下方電路板的背面可以用于電容和電阻的空間較少。

  對(duì)齊盲孔以增加布線密度。當(dāng)使用盲孔時(shí),在行和列方向上對(duì)齊盲孔是增加布線密度的一個(gè)非常有效的方法。特別是當(dāng)使用多引腳數(shù)的BGA時(shí)最為有效,并且此時(shí)引出器件引腳是影響電路板層數(shù)的主要因素。

  使用微孔的HDI疊層技術(shù)來(lái)減少電路板層數(shù)。微孔與HDI有著密不可分的聯(lián)系。使用微孔對(duì)于減少HDI疊層電路板層數(shù)是非常重要的。

  本文小結(jié)

  隨著每一代球型BGA封裝的引腳間距越來(lái)越小,需要開(kāi)發(fā)新的印刷電路板制造工藝和信號(hào)過(guò)孔類型來(lái)處理更高的布板復(fù)雜度。通過(guò)查看可編程邏輯器件球型封裝密度和引腳間距、應(yīng)用的I/O信號(hào)要求,以及印刷電路板制造設(shè)備在生產(chǎn)上的限制,系統(tǒng)設(shè)計(jì)人員可以更好地作出設(shè)計(jì)決策之間的權(quán)衡。大多數(shù)可編程邏輯器件供應(yīng)商在他們的網(wǎng)站上發(fā)布了印刷電路板布局技巧和BGA breakout示例。系統(tǒng)設(shè)計(jì)人員可以利用這些信息來(lái)降低印刷電路板成本。


 

本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請(qǐng)聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請(qǐng)及時(shí)聯(lián)系本站刪除。
換一批
延伸閱讀

(全球TMT2022年10月19日訊)10月17日晚間,安集科技披露業(yè)績(jī)預(yù)告。今年前三季度,公司預(yù)計(jì)實(shí)現(xiàn)營(yíng)業(yè)收入7.54億元至8.33億元,同比增長(zhǎng)60.24%至77.03%;歸母凈利潤(rùn)預(yù)計(jì)為1.73億元至2.34億元...

關(guān)鍵字: 安集科技 電子 封裝 集成電路制造

關(guān)注華爾街內(nèi)幕資訊的“streetinsider”近日爆出,安博凱直接投資基金(MBK Partners, L.P.)有意收購(gòu)全球頂尖的半導(dǎo)體封測(cè)公司Amkor。風(fēng)聞傳出之后,Amkor當(dāng)日(7月15日)股價(jià)上揚(yáng)2.2%...

關(guān)鍵字: 半導(dǎo)體 封測(cè) 封裝

近年來(lái),HDD機(jī)械硬盤市場(chǎng)遭遇了SSD硬盤的沖擊,除了單位容量?jī)r(jià)格還有一點(diǎn)優(yōu)勢(shì)之外,性能、體積、能耗等方面全面落敗,今年再疊加市場(chǎng)需求下滑、供應(yīng)鏈震蕩等負(fù)面因素,HDD硬盤銷量又要大幅下滑了。來(lái)自集邦科技旗下的Trend...

關(guān)鍵字: HDD 機(jī)械硬盤 AMR 封裝

據(jù)路透社報(bào)導(dǎo),知情人士透漏,就在美國(guó)“芯片法案”正式完成立法的之后,韓國(guó)存儲(chǔ)芯片廠商SK海力士將在美國(guó)建設(shè)一座先進(jìn)的芯片封裝工廠,并將于2023 年第一季左右破土動(dòng)工。

關(guān)鍵字: 芯片 封裝 SK海力士

近年來(lái)先進(jìn)封裝(Advanced Package)成為了高性能運(yùn)算客制化芯片(High Performance Computing ASIC)成功與否的關(guān)鍵。隨著市場(chǎng)需求不斷升級(jí),世芯電子致力于投資先進(jìn)封裝關(guān)鍵技術(shù),將其...

關(guān)鍵字: 世芯電子 IC市場(chǎng) 高性能運(yùn)算 封裝

(全球TMT2022年8月16日訊)由OCP社區(qū)主辦,浪潮信息承辦的2022 OCP?CHINA?DAY于2022年8月10日在北京圓滿結(jié)幕。此次展會(huì),長(zhǎng)工微受邀在開(kāi)放計(jì)算生態(tài)論壇進(jìn)行"多相VRM電源方案的新選擇"的演...

關(guān)鍵字: CHINA 電源方案 VR 封裝

2022年8月9-11日,作為引領(lǐng)全球電子封裝技術(shù)的重要會(huì)議之一,第二十三屆電子封裝技術(shù)國(guó)際會(huì)議(ICEPT 2022)在大連召開(kāi)。長(zhǎng)電科技董事、首席執(zhí)行長(zhǎng)鄭力出席會(huì)議并發(fā)表題為《小芯片封裝技術(shù)的挑戰(zhàn)與機(jī)遇》的主題演講。

關(guān)鍵字: 芯片 封裝

(全球TMT2022年8月5日訊)2022年7月25日,泉州三安集成取得IATF16949體系認(rèn)證證書,該證書標(biāo)志著泉州三安集成的質(zhì)量管理體系就射頻前端芯片和濾波器的設(shè)計(jì)和制造符合IATF16949:2016相關(guān)標(biāo)準(zhǔn)要...

關(guān)鍵字: 集成 濾波器 封裝 晶圓

規(guī)劃中的Intel 14代酷睿Meteor Lake處理器將采用多芯片堆疊設(shè)計(jì),其中CPU計(jì)算單元由Intel 4nm工藝制造,核顯部分則是臺(tái)積電操刀。

關(guān)鍵字: Intel IDM 封裝 晶體管

(全球TMT2022年8月2日訊)中微半導(dǎo)體設(shè)備(上海)股份有限公司迎來(lái)成立18周年的"成年禮"。自2004年成立以來(lái),中微致力于開(kāi)發(fā)和提供具有國(guó)際競(jìng)爭(zhēng)力的微觀加工的高端設(shè)備,現(xiàn)已發(fā)展成為國(guó)內(nèi)高端微觀加工設(shè)備的領(lǐng)軍企業(yè)...

關(guān)鍵字: LED 封裝 等離子體 集成電路

電子設(shè)計(jì)自動(dòng)化

21369 篇文章

關(guān)注

發(fā)布文章

編輯精選

技術(shù)子站

關(guān)閉