Cadence認(rèn)為：軟件對(duì)半導(dǎo)體公司來說是個(gè)新挑戰(zhàn)，因?yàn)樗麄儌鹘y(tǒng)只設(shè)計(jì)硬件，現(xiàn)在還要設(shè)計(jì)軟件。為此，Cadence把新的EDA轉(zhuǎn)型稱作EDA360。EDA360希望幫助半導(dǎo)體公司解決三個(gè)層次的問題：1,系統(tǒng)實(shí)現(xiàn)，包括早期的軟件開發(fā)，系統(tǒng)級(jí)的驗(yàn)證和糾錯(cuò);2, SoC(系統(tǒng)芯片)實(shí)現(xiàn)，幫助客戶去解決SoC中像reware的問題等底層軟件的開發(fā)，以及與器件相關(guān)的軟件開發(fā);3, 芯片實(shí)現(xiàn)層次，主要解決傳統(tǒng)問題，包括低功耗等。

盡管Cadence擁有從IC設(shè)計(jì)到PCB(印制電路板)、系統(tǒng)設(shè)計(jì)一整套平臺(tái)，但還需要整個(gè)產(chǎn)業(yè)的合作，諸如IP供應(yīng)商、IP(知識(shí)產(chǎn)權(quán))和設(shè)計(jì)服務(wù)公司、代工廠、與硬件相關(guān)的軟件，這其中還包括了Cadence的EDA同行們。

Mentor的Andrew Moore認(rèn)為，當(dāng)芯片設(shè)計(jì)規(guī)模越來越大、未來有望達(dá)到400億晶體管時(shí)，為了克服大規(guī)模IC的設(shè)計(jì)挑戰(zhàn)，有四方面的重要技術(shù)。

第一，硬件仿真技術(shù)(emulation)。是使用硬件的解決方案來提高IC設(shè)計(jì)、驗(yàn)證的效率。這從邏輯學(xué)上看是非常有趣的一件事——用硬件來設(shè)計(jì)硬件，就像機(jī)器人自己在設(shè)計(jì)一個(gè)人一樣。我們大幅度地使用硬件來提高整個(gè)驗(yàn)證的效能。中國微電子網(wǎng)-集成電路設(shè)計(jì),集成電路工藝,集成電路版圖,半導(dǎo)體技術(shù),半導(dǎo)體器件,芯片封裝與測(cè)試@@Mu_4kQq

第二，系統(tǒng)設(shè)計(jì)?，F(xiàn)在CPU核大量被使用在現(xiàn)在的SoC設(shè)計(jì)當(dāng)中，像ARM核、MIPS核等等，通過軟硬件協(xié)同仿真技術(shù)，可以大幅提高系統(tǒng)設(shè)計(jì)的效率。 首先對(duì)于這些CPU的指令集進(jìn)行建模，之后我們就不需要讓CPU在進(jìn)行系統(tǒng)級(jí)仿真時(shí)使用比較耗時(shí)的RTL仿真，我們可以對(duì)一些常用的商用處理器進(jìn)行CPU的指令集建模。這樣就可以大幅地提高設(shè)計(jì)效率：首先，我們提高了整個(gè)系統(tǒng)級(jí)驗(yàn)證仿真的效能，其次，可以提早讓軟件進(jìn)行開發(fā)，因?yàn)檫@等于我們可以直接在EDA平臺(tái)上先把產(chǎn)品原型實(shí)現(xiàn)。這樣軟件可以提早在這個(gè)平臺(tái)上進(jìn)行開發(fā)。而且EDA平臺(tái)可以提高偵錯(cuò)能力，這是傳統(tǒng)硬件原型無法達(dá)到的。因?yàn)檐浻布f(xié)同的功能可以讓系統(tǒng)時(shí)鐘停下來，這時(shí)當(dāng)軟件有Bug時(shí)很容易去糾錯(cuò)，也能輕易知道到底是哪個(gè)CPU、哪條指令導(dǎo)致硬件和軟件的問題。

第三，物理設(shè)計(jì)與驗(yàn)證。Mentor的Calibre平臺(tái)已經(jīng)向自動(dòng)布局布線流程和物理驗(yàn)證流程整合，這樣可以大幅提高后面物理驗(yàn)證的速度。

第四，ESA(嵌入式軟件自動(dòng)化)的機(jī)遇。從EDA設(shè)計(jì)及之后的流片/制造來看，事實(shí)上盡管晶體管數(shù)量越做越大，但芯片的制造和研發(fā)成本卻沒有大幅提高，反而是軟件開發(fā)的成本在上升，例如iPhone手機(jī)上有越來越多的應(yīng)用程序。如何加快軟件開發(fā)的速度，以及如何能夠減少軟件的開發(fā)成本?Mentor的ESA愿景是解決這方面的問題。

Synopsys的陳志寬指出，從國際上來看，設(shè)計(jì)挑戰(zhàn)是：設(shè)計(jì)成本越來越高，而且最大的成本支出來自軟件和認(rèn)證，需要EDA供應(yīng)商和代工廠一起來解決。二是從芯片設(shè)計(jì)到仿真、驗(yàn)證再到流片，軟件和驗(yàn)證的時(shí)間占了流程大一大半，需要著力提升效率。三是低功耗設(shè)計(jì)。中國大陸IC設(shè)計(jì)業(yè)面臨著三個(gè)挑戰(zhàn)：需要好的IP，上市時(shí)間更快，成本更低。

有人擔(dān)心IP用多了，fabless公司可能會(huì)淪為組裝公司。IP年?duì)I業(yè)額2.5億美元的Synopsys認(rèn)為，實(shí)際上，整個(gè)系統(tǒng)怎么去驗(yàn)證等也很重要，只有該項(xiàng)目的設(shè)計(jì)人員才知道這個(gè)芯片到底要實(shí)現(xiàn)什么樣的功能，才可做好驗(yàn)證;另外，軟硬件協(xié)同驗(yàn)證等方面也很復(fù)雜，因?yàn)楝F(xiàn)在整個(gè)系統(tǒng)在一塊芯片(SoC)上了。再有，這五年將發(fā)生一個(gè)變化：最近Conexant(科勝訊公司)推出的一款芯片有一百萬行軟件代碼，但fabless設(shè)計(jì)該芯片大概沒有一百萬行的RTL(寄存器傳送級(jí))代碼，所以芯片的軟件比硬件更復(fù)雜。但這些芯片里的軟件不是外面的應(yīng)用軟件公司所做，而是芯片廠商自己做的。