隨著電力電子技術(shù)的發(fā)展，離線開(kāi)關(guān)電源在人們的日常生活中得到了日益廣泛的應(yīng)用。在開(kāi)關(guān)電源領(lǐng)域。各大半導(dǎo)體廠商對(duì)開(kāi)關(guān)電源控制芯片的競(jìng)爭(zhēng)也日趨激烈。因此，縮短控制芯片的開(kāi)發(fā)周期及新產(chǎn)品的上市時(shí)間，是提高其競(jìng)爭(zhēng)力的關(guān)鍵因素。

　　在開(kāi)關(guān)電源控制芯片的設(shè)計(jì)過(guò)程中，軟件仿真是系統(tǒng)方案論證的一個(gè)重要手段。而控制芯片的硬件模擬，因其能夠克服軟件仿真的一些缺點(diǎn)，日益受到人們關(guān)注。為此，筆者設(shè)計(jì)并開(kāi)發(fā)了一套基于FPGA的通用開(kāi)關(guān)電源控制器硬件模擬平臺(tái)?？刂破鞯倪壿嬰娐吠ㄟ^(guò)FPGA編程實(shí)現(xiàn)；控制器的模擬電路通過(guò)比較器、放大器等實(shí)現(xiàn)。通過(guò)此平臺(tái)對(duì)開(kāi)關(guān)電源控制芯片進(jìn)行硬件模擬，直接從硬件對(duì)控制器設(shè)計(jì)的技術(shù)方案進(jìn)行論證確認(rèn)，提高了控制器設(shè)計(jì)的可靠性，從而大大縮短其設(shè)計(jì)周期。

　　1 通用硬件模擬開(kāi)發(fā)平臺(tái)的組成

　　此通用IC控制器硬件模擬開(kāi)發(fā)平臺(tái)主要由兩部分組成：數(shù)字電路部分(包括一塊FPGA開(kāi)發(fā)板)和模擬電路部分(包括一塊模擬電路板、一塊參考電源板和一塊驅(qū)動(dòng)電路板)。此平臺(tái)的結(jié)構(gòu)框圖如圖l所示。

　　1．1 數(shù)字電路部分

　　數(shù)字電路部分由Memec公司的Spartan-3 LC開(kāi)發(fā)板組成。此開(kāi)

發(fā)板基于Xilinx公司的Spartan-3系列FPcA XC3S400，主要包含有：1個(gè)50MHz的時(shí)鐘晶振、1個(gè)RS-232接口、1個(gè)USB 2.0接口、4個(gè)LED、8個(gè)滑動(dòng)開(kāi)關(guān)、2個(gè)按鈕式開(kāi)關(guān)、1個(gè)七段顯示器以及2個(gè)可擴(kuò)展至109個(gè)用戶I／O的接口。

　　Spartan-3系列FPGA XC3S400采甩90nm工藝技術(shù)，包含有40萬(wàn)個(gè)系統(tǒng)門(mén)(System gates)、8064個(gè)等效邏輯單元(Equivalent logic cells)、16個(gè)18×18專(zhuān)用乘法器、4個(gè)片上時(shí)鐘管理模塊(DCM)以及多達(dá)141個(gè)用戶I／O引腳。

　　此開(kāi)發(fā)板提供了強(qiáng)大的可編程數(shù)字邏輯功能。通過(guò)對(duì)FPGA的編程，可以實(shí)現(xiàn)各種所需的數(shù)字邏輯策略．從而可以很好地對(duì)PWM控制器的數(shù)字邏輯部分進(jìn)行硬件模擬。

　　1.2 模擬電路部分

　　模擬電路部分主要包括以下功能模塊：5V電源模塊、參考電壓模塊、通用加法電路模塊、通用放大電路模塊、通用比較電路模塊、數(shù)字軟啟動(dòng)單元模塊、模擬軟啟動(dòng)單元模塊、A/D模塊、驅(qū)動(dòng)電路模塊等。

　　通過(guò)對(duì)這些通用模塊及其他功能模塊的組合，可以實(shí)現(xiàn)對(duì)PWM控制器各種模擬電路單元的硬件仿真。

　　限于文章篇幅，各個(gè)功能模塊的具體組成將不在此介紹。

　　2 開(kāi)關(guān)電源控制器硬件模擬的實(shí)現(xiàn)

　　通過(guò)對(duì)FPGA的邏輯功能編程以及模擬電路功能模塊的組合，可以實(shí)現(xiàn)開(kāi)關(guān)電源PWM控制器各個(gè)功能模塊的硬件模擬，如振蕩器模塊、軟啟動(dòng)模塊、PWM生成模塊以及保護(hù)電路模塊等。

　　2．1 振蕩器模塊的實(shí)現(xiàn)

　　振蕩器模塊用來(lái)產(chǎn)生一定頻率的觸發(fā)脈沖，此模塊可以直接由FPGA得到。其原理圖如圖2所示。

　　由外部晶振產(chǎn)生的50MHz時(shí)鐘信號(hào)經(jīng)過(guò)一次分頻模塊CLKDLL得到20MHz的時(shí)鐘信號(hào)，然后再經(jīng)過(guò)一個(gè)可以自由設(shè)定參數(shù)的二次分頻器，得到所需要的時(shí)鐘頻率信號(hào)。其中，一次分頻模塊CLKDLL為XJlinx公司的標(biāo)準(zhǔn)庫(kù)函數(shù)；二次分頻模塊利用VHDL語(yǔ)言編寫(xiě)邏輯程序予以實(shí)現(xiàn)。

　　2．2 軟啟動(dòng)模塊的實(shí)現(xiàn)

　　為避免開(kāi)關(guān)電源開(kāi)啟時(shí)在輸入端產(chǎn)生過(guò)大的沖擊電流，其控制芯片內(nèi)部集成有軟啟動(dòng)模塊。軟啟動(dòng)電路有多種實(shí)現(xiàn)方法，利用通用硬件模擬平臺(tái)可以模擬出相應(yīng)的軟啟動(dòng)電路。

　　2．2．1 模擬式軟啟動(dòng)電路

　　此模式的軟啟動(dòng)電路如圖3所示，由上拉電阻RSoft-Start和外加電容Css實(shí)現(xiàn)。當(dāng)模擬平臺(tái)開(kāi)啟時(shí)，5V基準(zhǔn)源通過(guò)上拉電阻RSoft-Start向Css充電，軟啟動(dòng)時(shí)間由時(shí)間常數(shù)決定，TSoft-Start=2T=2RSoft-Start；當(dāng)模擬平臺(tái)關(guān)閉時(shí)，由FPGA產(chǎn)生Reset信號(hào)，開(kāi)通Qss，使Css放電，以保證下次重新啟動(dòng)模擬平臺(tái)時(shí)，Css的電壓從零開(kāi)始上升。啟動(dòng)過(guò)程的波形如圖4所示。

　　2．2．2 數(shù)字式軟啟動(dòng)電路

　　另一種軟啟動(dòng)模式為數(shù)字式軟啟動(dòng)模式。其設(shè)計(jì)思想是通過(guò)控制三個(gè)開(kāi)關(guān)管的開(kāi)通順序，得到一逐次上升的階梯形電壓VSofts，從而達(dá)到軟啟動(dòng)的目的。軟啟動(dòng)的時(shí)間可以通過(guò)切換時(shí)問(wèn)△t確定，即TSoft-Start=7△t。啟動(dòng)過(guò)程的波形如圖5所示。

　　2．3 PWM生成模塊的實(shí)現(xiàn)

　　此硬件模擬平臺(tái)可以實(shí)現(xiàn)電壓型及電流型脈寬調(diào)制方式。電流型PWM發(fā)生器的實(shí)現(xiàn)電路如圖6所示，其開(kāi)通信號(hào)由時(shí)鐘脈沖觸發(fā)；關(guān)斷信號(hào)由變壓器原邊電流信號(hào)和輸出電壓反饋信號(hào)決定。變壓器原邊的電流反饋信號(hào)(由采樣電阻經(jīng)CS端得到)放大后，與輸出電壓反饋信號(hào)(Reg)比較，當(dāng)二者電壓信號(hào)相等時(shí)，PWM比較器翻轉(zhuǎn)，關(guān)斷PWM輸出脈沖信號(hào)。輸出脈沖的最大占空比由CLK信號(hào)的占空比決定。

　　2．4 保護(hù)電路模塊的實(shí)現(xiàn)

　　為提高系統(tǒng)的可靠性，控制電路需要各種保護(hù)功能，如輸入過(guò)壓保護(hù)、輸入欠壓保護(hù)、開(kāi)環(huán)狀態(tài)保護(hù)、過(guò)載保護(hù)以及峰值電流限幅保護(hù)等。保護(hù)功能模塊可以由比較電路實(shí)現(xiàn)。將監(jiān)測(cè)信號(hào)(如電源電壓Vcc、輸出電壓反饋信號(hào)VFB及電流反饋信號(hào)isense等)分別與給定的參考電壓進(jìn)行比較，當(dāng)被監(jiān)測(cè)信號(hào)超過(guò)參考電壓值時(shí)，錯(cuò)誤比較器(Error CMP)將立即翻轉(zhuǎn)，并通過(guò)錯(cuò)誤鎖存器（ErrorLatch)鎖定PWM輸出信號(hào)，從而達(dá)到保護(hù)功能。

　　3 實(shí)驗(yàn)驗(yàn)證及結(jié)果分析

　　為了驗(yàn)證此方法的可行性，筆者以Infineon公司的TDAl6888開(kāi)關(guān)電源Demo板為基礎(chǔ)，利用通用硬件模擬平臺(tái)模擬控制芯片TDAl6888 PWM控制級(jí)的功能，并對(duì)其部分控制策略進(jìn)行相應(yīng)的改進(jìn)。TDAl6888 PWM控制級(jí)的硬件模擬電路如圖6所示。功率電路板為200瓦多路輸出雙晶體管正激變換器，其結(jié)構(gòu)簡(jiǎn)圖如圖7所示。

　　圖8和圖9為實(shí)驗(yàn)波形圖。其中，圖8為軟啟動(dòng)狀態(tài)的波形圖，通道1為CoolMOS門(mén)驅(qū)動(dòng)信號(hào)。通道2為軟啟動(dòng)電壓VSoftStart，通道3為反饋電壓Vrge，通道4為放大后的電流反饋信號(hào)Vrmp。從此波形可以看出，軟啟動(dòng)過(guò)程大約為90ms。

圖9為正常工作狀態(tài)的波形圖，通道l至通道4的信號(hào)與圖9相同。從此波形可以看出，門(mén)驅(qū)動(dòng)信號(hào)的下降沿由反饋電壓Vreg和放大后的電流反饋信號(hào)Vrmp決定；其上升沿由固定頻率的時(shí)鐘脈沖電決定。

　　實(shí)驗(yàn)證明，此硬件模擬開(kāi)發(fā)平臺(tái)可以很好地模擬電流型PWM控制器。

　　針對(duì)開(kāi)關(guān)電源控制器開(kāi)發(fā)過(guò)程中軟件仿真的不足，本文提出并設(shè)計(jì)了一套基于FPGA的通用IC控制器硬件模擬開(kāi)發(fā)平臺(tái)。此平臺(tái)充分利用FPGA的通用性和靈活性，在IC開(kāi)發(fā)過(guò)程中對(duì)其進(jìn)行硬件模擬，直接從硬件對(duì)技術(shù)方案進(jìn)行論證，大大提高了IC控制器的開(kāi)發(fā)周期。實(shí)驗(yàn)結(jié)果表明，此方案確實(shí)可行，并具有廣泛的實(shí)用價(jià)值。