3.2走線和過孔傳輸時延在PCB設(shè)計時候，經(jīng)常會遇到走線換層，走線換層必須借助于過孔。但長度相等的過孔和走線之間的時延并不相等。過孔的時延可以用式3.3表示TD_via=√LC 3.3其中TD_via表示信號經(jīng)過過孔的時延，L表示過孔的寄生電感，C表示過孔的寄生電容。從式3.3可以看出寄生電容和寄生電感都會導(dǎo)致過孔的傳輸時延變大。而不同過孔結(jié)構(gòu)寄生參數(shù)也會發(fā)生改變。下面通過仿真分析過孔時延和傳輸線時延時間的偏差。圖6過孔結(jié)構(gòu)及寄生參數(shù)如圖6所示過孔結(jié)構(gòu)時延可以根據(jù)式3.3計算出：TD_via=√LC=sqr（0.4021pf*1326.2pH）=23.1ps式3.4由式3.4可以看出，結(jié)構(gòu)如圖6所示過孔的傳輸時延為23.1ps.而對于普通FR4板材的微帶線，1.6mm走線傳輸時延約為11ps，對于帶狀線約為12.5ps.通過計算可以看出相同長度的走線和過孔之間的時延相差是非常大的。因此對設(shè)計工程師來講設(shè)計的時候盡量做到以下兩點：1）需要做等長的信號要盡量走同層，換層時需要注意總的長度要保持相等并且每層走線都需要等長。2）需要等長的信號走相同走線層可以保持過孔的時延一致，從而消除過孔時延不一致帶來的影響。3.3串?dāng)_對信號時延的影響。PCB板上線與線的間距很近，走線上的信號可以通過空間耦合到其相鄰的一些傳輸線上去，這個過程就叫串?dāng)_。串?dāng)_不僅可以影響到受害線上的電壓幅值，同時還會影響到受害線上信號的傳輸時延。圖7串?dāng)_拓撲圖如圖7串?dāng)_拓撲圖所示，假設(shè)有3根相互耦合的傳輸線，中間的一根線（圖8中D1）為受害線，兩邊的線（圖8中D0）1，假設(shè)兩邊的攻擊線中沒有信號，即不存在串?dāng)_，此種情況作為參考基準線（Reference）；2，假設(shè)攻擊線和受害線切換狀態(tài)一致，此種情況為偶模（Even Mode）3，假設(shè)攻擊線和受害線切換狀態(tài)相反，此種情況為奇模（Odd Mode）圖8串?dāng)_仿真中激勵奇偶模式空間電磁場分布（如圖9）圖9奇模電磁場分布圖10偶模電磁場分布