目前，模擬接口已成為臺式顯示器的標(biāo)準(zhǔn)，但是PFD顯示器的流行需要完全數(shù)字化的接口，這是因?yàn)閷τ谄桨屣@示器來說，模擬接口是完全不必要的，而數(shù)字接口不必調(diào)整時(shí)鐘和相位，并且具有信號傳輸無損失的優(yōu)點(diǎn)。隨著數(shù)字平板顯示器的推廣，對數(shù)字圖形連接的需要就變得明朗了。由數(shù)字顯示工作組(DDWG)合作提出的DVI數(shù)字視頻接口標(biāo)準(zhǔn)就很好地解決了上述問題，而且還兼容了傳統(tǒng)的VGA接口、DVI接口，是目前極具發(fā)展前途的一種PC機(jī)視頻接口標(biāo)準(zhǔn)。

1 DVI接口體系

DVI主要基于TMDS (Transition MinimizedDifferential Signaling，轉(zhuǎn)換最小差分信號)技術(shù)來傳輸數(shù)字信號，TMDS運(yùn)用先進(jìn)的編碼算法把8 bit數(shù)據(jù)(R、G、B中的每路基色信號)通過最小轉(zhuǎn)換編碼為10bit數(shù)據(jù)(包含行場同步信息、時(shí)鐘信息、數(shù)據(jù)DE、糾錯(cuò)等)，并在DC平衡后，采用差分信號傳輸數(shù)據(jù)。它比LVDS、TTL具有更好的電磁兼容性能，可用低成本專用電纜實(shí)現(xiàn)長距離、高質(zhì)量數(shù)字信號傳輸。TMDS技術(shù)的連接傳輸結(jié)構(gòu)如圖1所示。

DVI數(shù)字信號傳輸有單連接(Single Link)和雙連接(Dual Link)兩種方式。采用單連接時(shí)，僅用圖1所示的通道1、2、3傳輸，其傳輸速率可達(dá)4.9 Gbps，雙連接則可達(dá)9.9 Gbps。

2 DVI接口的應(yīng)用

DVI應(yīng)用系統(tǒng)的一般構(gòu)成框圖如圖2所示。其中DVI接口是圖形卡的DVI輸出;TFP401A作為TMDS信號的接收芯片，是整個(gè)接收系統(tǒng)的核心;AT2402是ATMEL公司的I2C串行總線存儲(chǔ)器，用來存儲(chǔ)EDID數(shù)據(jù)。

DVI接口的TMDS鏈路發(fā)送器一般由顯示控制芯片直接集成。具有DVI功能的顯示適配器均己集成到TDMS發(fā)送器，且性能一般可滿足DVI1.0規(guī)范;以ATI公司的顯示控制芯片為核心的顯卡，一般由板載SILICon Image公司的Si1164芯片負(fù)責(zé)TDMS信號發(fā)送。DVI接口的TDMS接收器以及信號解碼才是應(yīng)用中最重要的。本文介紹的是以TFP401A為核心的TDMS接收系統(tǒng)。

2.1 TFP401A接收器的功能結(jié)構(gòu)

TFP401A是TI公司PanelBus平板顯示產(chǎn)品系列中的一種TDMS信號接收芯片。它采用先進(jìn)的0.18μm EPIC-5TMCMOS處理工藝，使用1.8 V核心電壓和3.3V I/O電壓，具有低噪聲和低功耗特性，其PowerPADTM封裝技術(shù)可保證芯片工作的熱穩(wěn)定性。它以LCD桌面顯示器為主要應(yīng)用對象，也可以應(yīng)用于其它高速數(shù)字視頻應(yīng)用場合。

TFP401A的主要功能如下：

◇支持SXGA(1280 X 1024，80Hz)像素，時(shí)鐘最高可到112 MHz;

◇支持24位(224=16.7 M)真彩色(1pixel/cLOCk或2pixel/clock);

◇內(nèi)有用激光精密工藝制造的終端阻抗匹配電阻;

◇采用4倍過采樣技術(shù);抖動(dòng)抑制可以達(dá)到1 pixel/clock;

◇具有行同步信號抖動(dòng)抑制功能。

TFP401A的具體引腳信號可參見數(shù)據(jù)手冊，其內(nèi)部結(jié)構(gòu)與功能如圖3所示，其中輸入的RX(2～0)+-和RXC+-為來自主機(jī)的經(jīng)過串并轉(zhuǎn)換編碼的4路TMDS信號，而其輸出的信號主要有奇、偶象素信號(QE[0：23]、QO[0：23])，象素時(shí)鐘ODCK、象素有效DE、行/場同步(HSYN/VSYN)和同步檢測SCDT等。

TFP401A通過檢測DE信號的狀態(tài)變化來確定鏈路的激活狀態(tài)。當(dāng)106個(gè)像素時(shí)鐘過后，如果DE狀態(tài)未發(fā)生變化，則認(rèn)為鏈路未激活，此時(shí)系統(tǒng)輸出SCDT=0。在SCDT=0的情況下，如果發(fā)現(xiàn)在1024個(gè)像素時(shí)鐘內(nèi)，DE信號有兩次轉(zhuǎn)變，則認(rèn)為鏈路已激活，此時(shí)SCDT=1。器件的同步檢測指示信號端(SCDT)可以直接和其輸出驅(qū)動(dòng)器電源控制端(PDO)相接，這樣就可讓芯片自動(dòng)根據(jù)TMDS鏈路的激活情況來管理輸出驅(qū)動(dòng)器的電源供給，TFP401A提供的PD端可用來控制整個(gè)芯片的電源供給該端是系統(tǒng)級電源管理控制端，設(shè)計(jì)時(shí)一般不推薦直接和芯片SCDT端相接。

2.2 TFP401A的輸出控制信號連接

TFP401A的輸出控制信號端CTL1、CTL2、CTL3、VSYNC、HSYNC、DE一般應(yīng)當(dāng)用施密特觸發(fā)器作為輸出驅(qū)動(dòng)，以保證低電壓差分信號能夠很好的傳輸?shù)较乱患壠骷ＴO(shè)計(jì)時(shí)可以采用SN74LV14A來完成此功能。輸出的地址的數(shù)據(jù)信號要有足夠強(qiáng)的驅(qū)動(dòng)能力，這就需要在傳到信號處理電路之前加以驅(qū)動(dòng)。木設(shè)計(jì)是通過緩沖驅(qū)動(dòng)芯片74F244來增加驅(qū)動(dòng)能力的。

2.3 TFP401A芯片的供電與退耦

基于TFP401A的系統(tǒng)主要分成模擬比較器、鎖相環(huán)回路(PLL)、數(shù)字電路和輸出信號驅(qū)動(dòng)器四部分電路。其中PLL環(huán)路內(nèi)部的VCO(壓控振蕩器)對電源的波動(dòng)最為敏感，又因它要為電路提供基準(zhǔn)時(shí)鐘，所以PLL對供電要求最高;其次是模擬比較器;數(shù)字電路對供電要求相對較低，但是耗電最大。在TI公司提供的TFP401A應(yīng)用指南中，電源采用統(tǒng)一供電，4路電源采用4個(gè)電感進(jìn)行隔離，但這會(huì)使電路的體積和重量變大，而且電感的存在也會(huì)對模擬電路造成干擾。因此，在不需要嚴(yán)格控制成本的情況下，推薦采用如圖4所示的供電方法，即用2塊TPS7333Q分別為模擬和數(shù)字電路供電。TPS7333Q為低壓差線性穩(wěn)壓電路，具有較高的電源噪聲抑制能力，可為芯片提供3.3 V供電電壓。AVDD、PVDD分別為模擬回路的比較器電源和PLL電源;OVDD、DVDD分別為數(shù)字回路的輸出驅(qū)動(dòng)電源和數(shù)字供電電源。通過對模擬和數(shù)字分開供電，并對供電要求較高的電路再串一級較小的電感來進(jìn)一步平滑電源波紋，可大大降低電路體積并提高供電質(zhì)量。

2.4 TFP401A的散熱與敷銅

PowerPADTM封裝技術(shù)使得TFP401A具有很高的工作熱穩(wěn)定性。該芯片底部有一個(gè)大約25 mm散熱焊盤，推薦在芯片焊接時(shí)將其與PCB板的信號地相連，這可提供更好的EMI性能，改善的線涌浪電流對電源噪聲的抑制能力會(huì)更強(qiáng)。具體操作時(shí)，可在芯片散熱焊盤的位置放置一直徑100 mm左右的通孔焊盤，并在其內(nèi)部填滿焊錫并與底層的地線敷銅相連，以便將芯片發(fā)出的熱量通過通孔內(nèi)填充的焊錫傳遞到背面并輻射出去。

由于TFP401A通常工作于高頻數(shù)字模擬混合信號環(huán)境，故推薦在PCB板頂層和底層全部敷銅。大面積的地線敷銅一方面能為芯片提供相對安靜工作環(huán)境，另一方面也有利于芯片的散熱。雖然TFP401A在芯片上提供了模擬、數(shù)字等4類電源引腳和地線引腳，但其實(shí)很難將4條地線分開走線并一點(diǎn)接地。一般是將所有的接地引腳與地線敷銅相連，并利用過孔引開地線敷銅上的電流走向，使得4類地線的地電流絕大部分沿不同的路徑流動(dòng)，最后匯合到一處即可。

2.5 信號走線與阻抗匹配

在DVI鏈路結(jié)構(gòu)中，在XGA 60Hz場頻下，其鏈路時(shí)鐘可達(dá)到650 MHz，而芯片內(nèi)部的采樣時(shí)鐘將達(dá)到615 GHz。在如此高的工作頻率下，芯片對電路布線的方式以及焊盤尺寸都會(huì)變得很敏感。粗略估計(jì)，高頻電路中1 mm的導(dǎo)線上大約有l(wèi) nH 的電感量，這樣，在650 MHz的鏈路頻率上，一段10 mm的導(dǎo)線將會(huì)產(chǎn)生40Ω的阻抗，所以，芯片的信號輸入引腳要盡量靠近DVI接口插座。不同信號通道的信號線應(yīng)避免平行走線，且信號線之間應(yīng)盡量有一條地線來進(jìn)行隔離，以盡最大可能避免高頻信號之間的交叉串?dāng)_。

在芯片的信號輸出端，時(shí)鐘輸出腳(ODCK)上最高能輸出86 MHz的方波信號，像素?cái)?shù)據(jù)輸出引腳經(jīng)常工作在高于25 MHz的工作頻率上。如果像素?cái)?shù)據(jù)到顯示控制電路的引線較長，就要考慮輸出信號的阻抗匹配問題。由于信號的反射、過沖、下沖加上周圍環(huán)境的影響，若不進(jìn)行匹配，就很容易使顯示數(shù)據(jù)接收端的控制電路出現(xiàn)邏輯混亂。所以在實(shí)際應(yīng)用中，要盡量在靠近TFP401A每一個(gè)信號輸出端的地方串入匹配電阻，以抑制信號的二次反射。阻值一般可在33～100Ω之間選取，筆者設(shè)計(jì)時(shí)選用了33Ω的匹配電阻，對應(yīng)的信號連線寬度為20 mil。

3 VESA標(biāo)準(zhǔn)簡析

目前市場上的雙顯示接口顯卡通常是將15針VGA接口作為系統(tǒng)的主顯示接口，而把DVI接口作為輔助顯示接口。在DVI接口未連接顯示器的情況下，輔助通道的顯示信號是關(guān)閉的。為正確啟動(dòng)和使用DVI接口信號，通常需要掌握幾個(gè)重要的VESA顯示標(biāo)準(zhǔn)。

3.1 DDC接口設(shè)計(jì)

DDC (DisplayDataChannel)即顯示數(shù)據(jù)通道。在DVI協(xié)議中使用的是DDC2B，這是一套建立在I2C總線協(xié)議上的通訊標(biāo)準(zhǔn)，主機(jī)(Host)和顯示設(shè)備之間通過DDC通道來查詢和傳遞EDID數(shù)據(jù)，以實(shí)現(xiàn)顯示設(shè)備的正確使用和即插即用。目前主要的DDC標(biāo)準(zhǔn)有以下幾種：

DDC1：最初的DDC標(biāo)準(zhǔn)，是由顯示器向主機(jī)連續(xù)傳送EDID信息的單向數(shù)據(jù)通道。

DDC2：可以使主機(jī)讀取顯示器擴(kuò)展顯示信息EDID的雙向數(shù)據(jù)交換通道。

DDC2B：允許主機(jī)和顯示器進(jìn)行雙向代碼交換，主機(jī)可向顯示器發(fā)送顯示控制命令。

DDC2B+：允許主機(jī)對顯示器進(jìn)行控制的雙向傳輸數(shù)據(jù)通道，該標(biāo)準(zhǔn)的通信帶寬更寬，甚至可以連接游戲桿和鼠標(biāo)等其它外設(shè)。

實(shí)現(xiàn)DDC接口的核心電路為串行I2C總線的EEPROM電路。電路設(shè)計(jì)的關(guān)鍵是滿足I2C總線標(biāo)準(zhǔn)的要求，設(shè)計(jì)時(shí)為了保證電路安全，需串接50～100Ω的限流電阻。

3.2 EDID標(biāo)準(zhǔn)

實(shí)現(xiàn)DDC接口