發(fā)送端信號(hào)質(zhì)量測(cè)試的目的是驗(yàn)證被測(cè)件發(fā)送出的信號(hào)是否滿足規(guī)范要求。這個(gè)測(cè)試主要是用寬帶示波器捕獲其發(fā)出的信號(hào)并驗(yàn)證其信號(hào)質(zhì)量滿足規(guī)范要求。按照目前目前規(guī)范中的要求，PCI-E 3.0的一致性測(cè)試需要至少13GHz帶寬的示波器，并配合上相應(yīng)的測(cè)試夾具和測(cè)試軟件。之所以PCI-E 3.0測(cè)試需要的示波器帶寬相對(duì)于PCI-E 2.0來說變化不大，是因?yàn)樾盘?hào)的上升時(shí)間基本沒變，不過如果是出于調(diào)試的目的，一般建議最好使用16GHz或以上帶寬的示波器進(jìn)行測(cè)試。

由于PCI-E 3代的信號(hào)經(jīng)過傳輸以后信號(hào)幅度都已經(jīng)衰減得很?。ǖ湫椭凳?00mV左右），為了保證足夠的測(cè)量精度，除了示波器的帶寬要足夠以外，還需要示波器有很低的底噪聲才能保證測(cè)量的準(zhǔn)確性和測(cè)量重復(fù)性。比如Keysight公司的高端的V或者Z系列示波器都可以用于PCI-E 3.0這樣的高速信號(hào)的測(cè)試中。以V系列示波器來說，其帶寬選擇可從8GHz~33GHz，最高采樣率80G/s，具有業(yè)內(nèi)最低的底噪聲和本底抖動(dòng)。同時(shí)V系列示波器還可以選配高達(dá)20G/s的數(shù)字通道用于DDR3/4等總線的調(diào)試，或者選配高達(dá)160bit長(zhǎng)度、12.5Gbps數(shù)據(jù)速率的硬件串行觸發(fā)及誤碼檢測(cè)功能，這是市面上唯一能對(duì)PCIE3.0 的128b/130b編碼數(shù)據(jù)進(jìn)行硬件觸發(fā)和調(diào)試的示波器。

在PCIE3.0的測(cè)試中，首先使用PCI-E協(xié)會(huì)提供的PCI-E 3代的夾具把被測(cè)信號(hào)引出（PCI-E 3代的夾具和PCI-E 2代一樣分為CBB板和CLB板，CBB板用于插卡的測(cè)試，CLB板用于主板的測(cè)試），然后通過測(cè)試夾具上的切換開關(guān)控制DUT輸出PCI-E 3代的一致性測(cè)試碼型。在切換板上的按鍵開關(guān)時(shí)，正常的PCI-E 3代的被測(cè)件依次會(huì)輸出2.5Gbps、5Gbps -3dB、5Gbps -6dB、8Gbps P0、8Gbps P1、8Gbps P2、8Gbps P3、8Gbps P4、8Gbps P5、8Gbps P6、8Gbps P7、8Gbps P8、8Gbps P9、8Gbps P10的碼型。需要注意的一點(diǎn)是由于PCI-E 3代信號(hào)如前所述共有11種Preset值，測(cè)試過程中應(yīng)明確當(dāng)前測(cè)試的是哪一種Preset值，做信號(hào)質(zhì)量測(cè)試常用的有Preset7、Preset8、Preset1、Preset0等。下圖是PCI-E 3代的CBB板及一致性測(cè)試碼型。

另外，由于PCI-E 3代的標(biāo)準(zhǔn)里在接收芯片側(cè)使用了信號(hào)均衡技術(shù)，而且均衡器對(duì)于最終信號(hào)質(zhì)量的改善影響很大。為了把傳輸通道對(duì)信號(hào)的惡化以及均衡器對(duì)信號(hào)的改善效果都考慮進(jìn)去，PCI-E 3代的測(cè)試?yán)锖苤匾囊稽c(diǎn)是其發(fā)送端眼圖、抖動(dòng)等測(cè)試的參考點(diǎn)是在接收端。也就是說，即使我們是在發(fā)送端進(jìn)行測(cè)試，在進(jìn)行眼圖、抖動(dòng)等測(cè)試時(shí)也不是直接測(cè)試發(fā)送端的波形，而是需要把傳輸通道對(duì)信號(hào)的惡化的影響以及均衡器對(duì)信號(hào)的改善影響都考慮進(jìn)去。

為了模擬出傳輸通道和芯片封裝對(duì)信號(hào)的影響，測(cè)試中需要做傳輸通道參數(shù)的嵌入操作，即Embed。這個(gè)傳輸通道的模型是PCI-E協(xié)會(huì)以S參數(shù)文件的形式提供的，測(cè)試過程中需要示波器能把這個(gè)S參數(shù)文件的影響加到被測(cè)波形上。同時(shí)，測(cè)試過程中示波器是用兩個(gè)通道分別連接信號(hào)的正負(fù)端，要得到最后的差分波形需要示波器對(duì)兩個(gè)通道的波形做相減運(yùn)算。如果波形相減和S參數(shù)嵌入的工作都由示波器軟件計(jì)算，會(huì)大大影響測(cè)試速度，因此有些公司的高端示波器內(nèi)部會(huì)有硬件的通道相減及S參數(shù)運(yùn)算功能，可以大大提高測(cè)試的速度和效率。

對(duì)測(cè)試數(shù)據(jù)做分析的方法有2種：一種是使用PCI-SIG提供的Sigtest軟件做手動(dòng)分析，一種是使用示波器廠商提供的自動(dòng)測(cè)試軟件。

Sigtest軟件是的算法由PCI-SIG免費(fèi)提供，可以進(jìn)行信號(hào)的眼圖、模板、抖動(dòng)的測(cè)試，但是需要用戶手動(dòng)捕獲數(shù)據(jù)進(jìn)行后分析，對(duì)于不熟練的測(cè)試人員容易可能由于設(shè)置不對(duì)造成測(cè)試結(jié)果的不一致，而且其測(cè)試項(xiàng)目有限，沒有覆蓋全部的信號(hào)要求。所以針對(duì)PCI-E 3.0的測(cè)試有些示波器廠商還提供了相應(yīng)的自動(dòng)化測(cè)試軟件，比如Keysight公司的N5393D自動(dòng)化測(cè)試軟件。這個(gè)軟件以圖形化的界面指導(dǎo)用戶完成設(shè)置、 連接和測(cè)試過程，除了可以自動(dòng)進(jìn)行示波器測(cè)量參數(shù)設(shè)置以及自動(dòng)生成報(bào)告外，還提供了Swing、Preset、Common Mode等更多測(cè)試項(xiàng)目以，提高了測(cè)試的效率和可重復(fù)性。除此以外，這個(gè)軟件在測(cè)試過程中還會(huì)對(duì)被測(cè)件發(fā)出的碼型和速率進(jìn)行檢查，以確認(rèn)測(cè)試使用的是規(guī)范要求的正確碼型。另外，很重要的一點(diǎn)是，在N5393D軟件里，使用的是和SigTest軟件完全一樣的分析算法，從而可以保證分析結(jié)果和SigTest軟件的一致性。下圖是N5393D軟件的設(shè)置界面。

因此，簡(jiǎn)單來說，對(duì)于以前從事PCI-E 2.0的測(cè)試人員來說，進(jìn)行PCI-E 3.0的測(cè)試除了需要重新購(gòu)置PCI-E3.0的測(cè)試夾具CLB3和CBB3以外（其實(shí)原有的CLB2和CBB2等針對(duì)PCI-E2.0測(cè)試的夾具勉強(qiáng)也仍然可以用于PCI-E3.0的發(fā)送信號(hào)測(cè)試中），PCI-E 3.0的信號(hào)測(cè)試相對(duì)于PCI-E 2.0來說硬件設(shè)備的變化不大，基本使用13GHz或16GHz帶寬的示波器就可以，但是測(cè)試軟件對(duì)于測(cè)試數(shù)據(jù)的處理變得更加復(fù)雜了。數(shù)據(jù)分析時(shí)除了要嵌入傳輸通道和芯片封裝的線路模型以外，還要把均衡器對(duì)信號(hào)的改善也考慮進(jìn)去，好在無論是PCI-E協(xié)會(huì)提供的免費(fèi)的Sigtest軟件還是Keysight公司的N5393D自動(dòng)測(cè)試軟件都可以為PCI-E3.0的測(cè)試提供很好的幫助。

此外，由于PCI-E總線上要測(cè)試的數(shù)據(jù)Lane的數(shù)量很多，雖然測(cè)試項(xiàng)目可以由軟件自動(dòng)完成，但是連接還是需要人工進(jìn)行，因此每測(cè)試完一對(duì)差分線就需要測(cè)試人員來更改一下連接，非常麻煩。為了提高測(cè)試效率，可以把示波器配合相應(yīng)的微波開關(guān)矩陣使用，微波開關(guān)矩陣可以在自動(dòng)測(cè)試軟件的控制下根據(jù)需要進(jìn)行信號(hào)的切換。這樣測(cè)試人員只需要一次把所有的被測(cè)信號(hào)都連接到開關(guān)矩陣上，然后運(yùn)行測(cè)試軟件就可以了。下圖是在PCI-E的測(cè)試中配合開關(guān)矩陣使用的情況。