一般基于自偏置的基準(zhǔn)電路，由于MOS管工作在飽和區(qū)，其工作電流一般在微安級(jí)，雖然可以適用于大部分消費(fèi)類(lèi)電子芯片的應(yīng)用，但對(duì)于一些特殊應(yīng)用，如充電電池保護(hù)芯片，則無(wú)法達(dá)到其設(shè)計(jì)要求。于是降低基準(zhǔn)電路的電流則成為芯片低功耗設(shè)計(jì)的關(guān)鍵。為了減小電路的靜態(tài)電流，這里的基準(zhǔn)與偏置電路采用增強(qiáng)管與耗盡管相結(jié)合的方式。對(duì)于增強(qiáng)型MOS管，閾值電壓隨溫度的升高而下降；對(duì)于耗盡型MOS管，閾值電壓為負(fù)，其閾值電壓的溫度系數(shù)與增強(qiáng)型相反。利用增強(qiáng)型MOS管閾值電壓的負(fù)溫度系數(shù)和耗盡管閾值電壓的正溫度系數(shù)產(chǎn)生一個(gè)精度很高的基準(zhǔn)電壓。

1 基準(zhǔn)電壓源的結(jié)構(gòu)與工作原理

圖1為基準(zhǔn)電壓源的等效結(jié)構(gòu)圖。其中，M4為耗盡管，M6為增強(qiáng)管。從圖1中可以看出，M4柵源極相連后，流過(guò)該管的電流為：



由于NMOS耗盡管的閾值電壓為負(fù)值，并且具有負(fù)溫度系數(shù)，因此由式(1)可知，耗盡管電流隨溫度上升而變大。該電流就是通過(guò)增強(qiáng)管M6的電流。從圖1可以看出基準(zhǔn)電壓為：


由于增強(qiáng)管M6的閾值電壓具有負(fù)溫度系數(shù)，而通過(guò)該管的電流具有正溫度系數(shù)，因此通過(guò)合理設(shè)置M4，M6的寬長(zhǎng)比就能在室溫下獲得比較恒定的基準(zhǔn)電壓。

這種結(jié)構(gòu)的基準(zhǔn)電壓源具有以下優(yōu)點(diǎn)：

(1)可以產(chǎn)生較低基準(zhǔn)電壓。與一般的1．2 V基準(zhǔn)電壓相比，圖1所示的電路結(jié)構(gòu)可以產(chǎn)生更低的基準(zhǔn)電壓。特別是當(dāng)所選擇工藝的NMOS管閾值較小，并且耗盡管的寬長(zhǎng)比較小時(shí)，基準(zhǔn)電壓只有零點(diǎn)幾伏，在低壓供電的電源芯片中，具有較大的優(yōu)勢(shì)。

(2)電路具有極小的靜態(tài)電流。M4管柵源極相連充當(dāng)恒流源，由于該管長(zhǎng)度設(shè)置得較大，因而對(duì)應(yīng)的等效電阻很大，流過(guò)的靜態(tài)電流很小，一般只有幾百納安。

(3)無(wú)需額外的啟動(dòng)電路。耗盡型晶體管為常通型晶體管，只有當(dāng)柵極所加電壓超過(guò)其閾值電壓時(shí)，管子才會(huì)關(guān)斷。而M4管的柵極電壓始終為0，并且M6管屬于二極管連接，因此系統(tǒng)上電后，必然有從電源到地的直流通路，所以不需要額外的啟動(dòng)電路幫助系統(tǒng)擺脫靜態(tài)電流為0的簡(jiǎn)并狀態(tài)。

2 改進(jìn)電路結(jié)構(gòu)及原理

圖1所示基準(zhǔn)電壓源具有靜態(tài)電流小，無(wú)需額外啟動(dòng)電路等優(yōu)點(diǎn)，但其電源抑制比特性不是很好。為了獲得較好的電源抑制特性，可以將圖1的基準(zhǔn)單元進(jìn)行級(jí)聯(lián)排列，如圖2所示。


M1，M2，M4為耗盡管，M5，M6為增強(qiáng)管。其中，M1和M5為第一級(jí)電路，M2，M4，M6為二級(jí)電路，一級(jí)與二級(jí)電路間的關(guān)聯(lián)不大。通過(guò)設(shè)計(jì)M1和M5管的寬長(zhǎng)比可以獲得一個(gè)比基準(zhǔn)更小的偏置電壓。同時(shí)將該輸出接到基準(zhǔn)電源第二級(jí)電路中M2管的柵極，減弱了該點(diǎn)隨電源電壓的變化，從而有效地提高了基準(zhǔn)輸出端的電源抑制特性。


該電路采用CSMC公司0．6／μm的工藝，仿真使用49級(jí)模型，得到以下結(jié)果：

(1)溫度系數(shù)。仿真是在輸入電壓4．0 V，溫度為-40～+100℃的條件下進(jìn)行的。從圖3中可以看到基準(zhǔn)電壓從-40℃的0．963 32 V變化到30℃時(shí)的0．962 35 V，因此該基準(zhǔn)的溫度系數(shù)為(ppm／℃)：


　(2)基準(zhǔn)電壓的電源抑制比?；鶞?zhǔn)電壓的電源抑制比如圖4所示。


從圖4和圖5可以看到，如果沒(méi)有增加M2，低頻時(shí)的PSRR只有-90 dB，高頻時(shí)則大約為-75 dB，電源抑制比的特性不是很好；如果增加了M2管，低頻時(shí)的PSRR為-120 dB，高頻時(shí)也能控制在-90 dB內(nèi)，電源抑制比得到了極大的提高。


(3)基準(zhǔn)電壓的線性調(diào)整率。圖6為基準(zhǔn)電壓的線性調(diào)整率特性曲線。從圖6中可以看到，基準(zhǔn)電壓的線性調(diào)整率隨溫度的上升而減小。在25℃時(shí)，基準(zhǔn)電壓從輸入電壓2．5 V對(duì)應(yīng)的1．027 952 V變化到輸入電壓5．5 V對(duì)應(yīng)的1．027 982 V，其線性調(diào)整率為：



3 結(jié) 語(yǔ)

在此分析介紹了一種低功耗基準(zhǔn)電壓源電路的設(shè)計(jì)方案，該電路的最大功耗小于1μW，溫度系數(shù)為21 ppm／℃；同時(shí)由于電路結(jié)果較簡(jiǎn)單，易于集成，已經(jīng)用于電池充電保護(hù)芯片。