賽靈思推出Virtex-7 FPGA系列首款產(chǎn)品

21ic訊 賽靈思公司 （Xilinx, Inc.）日前宣布推出了 Virtex-7 現(xiàn)場可編程門陣列 (FPGA) 系列的首款產(chǎn)品。28nm Virtex-7系列產(chǎn)品旨在滿足設(shè)備制造商的各種要求，幫助他們實現(xiàn)具有最高吞吐量的有線通信系統(tǒng)；最高信號處

基于DS80C410串口至以太網(wǎng)接口轉(zhuǎn)換器的實現(xiàn)

摘要：介紹了一種基于高性能51內(nèi)核網(wǎng)絡(luò)微控制器的串口至以太網(wǎng)接口轉(zhuǎn)換器的設(shè)計方案，采用網(wǎng)絡(luò)單片機(jī)DS80C410，利用集成的MAC通過以太網(wǎng)收發(fā)器與以太網(wǎng)相連，借助TINI SDK軟件開發(fā)包通過Java編程實現(xiàn)串口和以太網(wǎng)之間

圖解PCB地線干擾及抑制

在電子產(chǎn)品的PCB設(shè)計中，抑制或防止地線干擾是需要考慮的最主要問題之一。而許多初學(xué)者不了解地線干擾的成因，因此對解決地線干擾問題也就束手無策了。

利用FPGA和CPLD數(shù)字邏輯實現(xiàn)ADC

數(shù)字系統(tǒng)的設(shè)計人員擅長在其印制電路板上用FPGA和CPLD將各種處理器、存儲器和標(biāo)準(zhǔn)的功能元件粘合在一起來實現(xiàn)數(shù)字設(shè)計。除了這些數(shù)字功能之外，F(xiàn)PGA和CPLD還可以使用LVDS輸入、簡單的電阻電容(RC)電路和一些FPGA或CP

直擴(kuò)系統(tǒng)PN碼捕獲和跟蹤的FPGA實現(xiàn)

摘要：在數(shù)字匹配濾波器和超前滯后鑒相環(huán)路的理論基礎(chǔ)上，采用VHDL編程，在FPGA芯片上實現(xiàn)PN碼捕獲和跟蹤的電路。詳細(xì)討論了各電路模塊的設(shè)計實現(xiàn)方法。完成電路的仿真驗證，給出了仿真波形。結(jié)果表明電路工作正?？?/p>

基于FPGA的SoC原型驗證的設(shè)計與實現(xiàn)

摘要：在SoC開發(fā)過程中，基于FPGA的原型驗證是一種有效的驗證方法，它不僅能加快SoC的開發(fā)，降低SoC應(yīng)用系統(tǒng)的開發(fā)成本，而且提高了流片的成功率。文章主要描述了基于FPGA的SoC原型驗證的設(shè)計與實現(xiàn)，針對FPGA基驗證

基于FPGA和DSP的衛(wèi)星導(dǎo)航接收機(jī)測試平臺

引言 衛(wèi)星導(dǎo)航接收機(jī)是衛(wèi)星導(dǎo)航系統(tǒng)的用戶終端，用以給用戶提供精確的經(jīng)度、緯度、高度和速度等信息。現(xiàn)在，衛(wèi)星導(dǎo)航接收機(jī)已經(jīng)應(yīng)用于航空，交通管理，石油等各個領(lǐng)域，針對衛(wèi)星導(dǎo)航接收機(jī)的研究也越發(fā)深入。 本

2009年ASIC設(shè)計數(shù)量將減少22%

據(jù)市場調(diào)研公司Gartner，F(xiàn)PGA正在取代ASIC，全球金融危機(jī)將在2009年加劇這一趨勢?，F(xiàn)在二者的設(shè)計數(shù)量之比為30比1。Gartner表示，由于經(jīng)濟(jì)危機(jī)促使廠商推遲甚至取消設(shè)計，預(yù)計2009年ASIC設(shè)計數(shù)量將減少22%。據(jù)Gartne

Virtex-5中動態(tài)DCM的設(shè)計方法

音頻編解碼芯片接口的FPGA應(yīng)用

貼片頭吸嘴

貼片機(jī)的吸嘴不僅是貼片機(jī)吸取元件進(jìn)行貼、放動作的關(guān)鍵零件，而且也是光學(xué)視覺系統(tǒng)的照相機(jī)拍照時的背景，它主要是運用真空的吸附原理進(jìn)行元件的吸取工作，而運用吹氣把吸附在吸嘴的元件放到電路板的坐標(biāo)位置上。如

PP&Core的解釋

中小企業(yè)的福利來了！明導(dǎo)新推PCB設(shè)計軟件

中小型公司開發(fā)高效電子產(chǎn)品的復(fù)雜設(shè)計需求可望解決。明導(dǎo)國際(Mentor Graphics)近日推出三款PADS系列的EDA軟體工具，新工具以中小型公司的工程師為市場目標(biāo)，提供性能佳且低價位的印刷電路板(PCB)設(shè)計方案。明導(dǎo)國

基于FPGA的外部存儲器設(shè)計

摘要：為了提高雷達(dá)海量數(shù)據(jù)的處理速度，采用FPGA設(shè)計了一種高速外部存儲器，通過多次實驗，驗證了設(shè)計方法的可行性。高速外部存儲器可以有效地提高數(shù)據(jù)存儲速度，節(jié)約讀／寫時間，從而滿足信號處理的高速實時的要求

線性調(diào)頻信號基于FPGA IP核的脈沖壓縮設(shè)計

摘要：為實現(xiàn)線性調(diào)頻信號的數(shù)字脈沖壓縮，設(shè)計一個FPGA硬件平臺，并著重提出一種基于FPGA IP核的脈沖壓縮設(shè)計方法。針對脈沖壓縮進(jìn)行了理論分析和Matlab仿真，設(shè)計完成后對系統(tǒng)軟、硬件進(jìn)行了全面測試，并根據(jù)實測數(shù)