摘要：AD9954是美國AD公司采用先進的DDS技術生產的高集成度頻率合成器，它能產生200MHz的模擬正弦波。文章介紹了AD9954的基本特點和引腳功能，分析了其內部結構和工作原理，給出了AD9954在高速調制信號系統(tǒng)中的應用方案。

    關鍵詞：AD9954  串行操作  RAM  高速調制

1 概述

AD9954是采用先進的DDS技術開發(fā)的高集成度DDS器件。它內置高速、高性能D/A轉換器及超高速比較器，可用為數字編程控制的頻率合成器，能產生200MHz的模擬正弦波。AD9954內含1024×32靜態(tài)RAM，利用該RAM可實現高速調制，并支持幾種掃頻模式。AD9954可提供自定義的線性掃頻操作模式，通過AD9954的串行I/O口輸入控制字可實現快速變頻且具有良好的頻率分辨率。其應用范圍包括靈敏頻率合成器、可編程時鐘發(fā)生器、雷達和掃描系統(tǒng)的FM調制源以及測試和測量裝置等。AD9954的內部結構如圖1所示，其主要特性如下：

●內置400MSPS時鐘；

●內含14位DAC；

●相位、幅度可編程；

●有32位頻率轉換字；

●可用串行I/O控制；

●內置超高速模擬比較器；

●可自動線性和非線性掃頻；

●內部集成有1024×32位RAM；

●采用1.8V電源供電；

●可4～20倍倍頻；

●支持大多數數字輸入中的5V輸入電平；

●可實現多片同步。

圖1

2 引腳說明

AD9954采用48腳TQFP/EP封裝，其引腳排列發(fā)圖2所示，各引腳定義如下：

I/O UPDATE：在該引腳的上升沿可把內部緩沖存儲器中的內容送到I/O寄存器中。引腳電平的建立和保持與SYNC-CLK輸出信號有關；

DGND和AGND：數字地與模擬地；

OSC/REFCLK和OSC/REFCLK：參考時鐘或振蕩輸入端：

CYRSTAL OUT：振蕩器輸出端；

CLKMODESELECT：振蕩器控制端，為1時使能振蕩器，為0時不使能振蕩器；

LOOP_FILTER：該引腳應與AVDD間串聯(lián)一個1kΩ電阻和一個0.1μF電容；

IOUT和IOUT：DAC輸出端，使用時應接一個上接電阻；

DACBP：DAC去耦端，使用時應接一個0.01μF的旁路電容；

DAC_RSET：DAC復位端，使用時應通過一個3.92kΩ的電阻接至AGND端；

COMP_OUT：比較器輸出端，可以輸出方波或脈沖信號；

COMP_IN和COMP_IN：比較器輸入端；

PWRDWNCTL：外部電源掉電控制輸入引腳；

    RESET：芯片復位端；

IOSYNC：異步串行端口控制復位引腳；為1時，當前I/O操作立即停止；為0時開始新的I/O操作；不用時，此引腳必須接地；

SDO：采用3線串口操作時，SDO為串行數據輸出端。采用2線串口操作時，SDO不用，可以不連；

CS：片選端，低電平有效，允許多芯片共用I/O總線；

SCLK：I/O操作的串行數據時鐘輸入端；

SDIO：采用3線串口操作時，SDO為串行數據輸入端，采用2線操作時，SDO為雙向串行數據端。

DVDD_I/O；I/O電源，可以是1.8V或3.3V；

SYNC_IN：同步多片AD9954輸入信號，使用時與主AD9954的SYNC_CLK的輸出相連；

SYNC_CLK：時鐘輸出腳，為內部時鐘的1/4，可用作外圍硬件同步；

OSK：在編程操作時可用該腳來控制幅度與時間斜率，與SYNC_CLK同步；當OSK不能被編程時，此腳接DGND；

PS1和PS0：可用來選擇4個RAM段控制字區(qū)中的一個。

3 AD9954的串行操作

在AD9954的串行操作中，指令字節(jié)用來指定讀/寫操作和寄存器地址。由于串行操作是在寄存器級別上發(fā)生的，因此串行端口控制器應能識別指令字節(jié)寄存器地址和自動產生適當的寄存器字節(jié)地址。在串行操作指令階段和通信階段，一般先傳送指令階段的指令字，指令階段對應于SCLK的前8個上升沿，其對應的指令字（8比特）包含了以下信息：

其中R/W位用于決定指令字后的操作是讀還是寫，高電平為讀出，低電平為寫入；6、5位的電平高低與操作無關；4～0位則對應于A4～A0，表示操作串行寄存器地址，該地址信息同時包含了與該指令字所在指令段對應的通信段的傳送字節(jié)數。指令階段后接著是通訊階段，傳送對應于字節(jié)數的幾個通信周期。

通信周期完成后，AD9954的串口控制器即認為接下來的8個SCLK的上升沿對應的是下一個通信周期的指令字。IOSYNC引腳為高時將立即終止當前的通信周期，而當IOSYNC引腳狀態(tài)回到低電平時，AD9954串口控制器即認為接下來的8個系統(tǒng)時鐘的上升沿對應的是下一個通信周期的指令字，從而保持通信的同步。

    AD9954的串行操作有兩種數據傳送方式，即從最高位開始傳送和從最低位開始傳送，這是由控制寄存器0的第8位來決定的。默認狀態(tài)為低電平，此時先傳送最高位，若為高電平則先傳送最低位。串行操作的讀/寫時序如圖3所示。

4 AD9954的RAM

AD9954內部的1024×32靜態(tài)RAM具有雙向單一入口，對它進行的讀/寫操作不能同時進行，寫操作優(yōu)先。RAM的使能位是CFR<31>（控制功能寄存器31位），此位為低時，對RAM的操作只能通過串行端口；此位為高且CFR<30>為邏輯0時，RAM的輸出為相位累加器的輸入，此時給芯片提供的是頻率轉換字；此位為高且CFR<30>為邏輯1時，RAM的輸出可作為相位偏移加法器的輸入給芯片提供相位偏移控制字。寫RAM的操作首先通過控制PS1、SP0來選擇RAM段。然后再對相應的RAM控制寄存器寫RAM操作的地址變化率、起始地址、終止地址、模式控制和停留方式位。RAM段控制寄存器的5、6、7位可用來指示RAM操作的5種模式，即直接轉換模式、上斜坡模式、雙向斜變模式、連續(xù)雙向斜變模式和連續(xù)循環(huán)模式。其中連續(xù)循環(huán)模式是使能RAM，RAM模式控制字為100，這種模式可提供自動、連續(xù)、單向的掃頻，地址發(fā)生器從起始地址開始，當其增加到終止地址后會自動回到起始地址重新開始下次循環(huán)。

RAM段控制寄存器的39～24位可定義RAM控制器在每個地址停留的SYNC_CLK的周期數，取值范圍是1～65535；9、8、23～16位用于定義10位終止地址；3～0、15～10位則用于定義10位起始地址。

5 在高速調制系統(tǒng)中的應用

調制信號對干擾有較強的抵抗作用，同時對相鄰信道的信號干擾也較小，并具有解調方便且易于集成等優(yōu)點，因此數字調制信號系統(tǒng)可廣泛應用于現代通信設備及科研教學儀器中。由于受頻率精確度、穩(wěn)定度和范圍等因素的制約，提高數字調制方式中的FM速度是難點，用高性能DDS芯片AD9954可以很好的解決這個問題。AD9954具有良好的頻率分辨率和快速、連續(xù)的變頻能力，它內部有靜態(tài)RAM，能實現高速數字調頻。

數字調制信號系統(tǒng)的框圖如圖4所示。本系統(tǒng)采用DSP作為控制電路的核心，來向AD9954寫命令字，AD9954將產生所需頻率的正弦或調制信號，并經低通濾波器后輸出。

    AD9954的串口與DSP相連，DSP通過AD9954的CS、SCLK、SDIO和SDO管腳向AD9954寫入數據和控制字。首先設置特定的寄存器控制字，以允許RAM工作，接著將RAM輸出作為相位累加器的輸入給芯片提供頻率轉換字，然后寫好RAM段控制寄存器的值，定義好起始地址、終止地址并選擇好工作模式。例如，在RAM地址256～511中寫入計算好的頻率值，主要操作過程如下：

（1）允許RAM操作，清除CFR<30>；

（2）選擇模式5即連續(xù)循環(huán)模式；

（3）選擇RAM段1，PS0=1,PS1=0；

（4）指令字節(jié)為00001001；

（5）定義通信階段的通信周期數為256，把數據寫入RAM存儲器地址256～511中；

（6）改變I/O UPDATE啟動模式工作。

本系統(tǒng)可由地址的變化速率來計算調制速度，地址變化速率RAM段控制寄存器中的地址變化率控制字決定，其值的范圍是1～65535，定義的時間是SYNC_CLK的周期數。由于SYNC_CLK最大為100MHz，從而決定了地址變化率控制字為1時能定義的最快速度為100MHz，假設一個波形要采集256個點，那么調制速度為100 MHz/256=400kHz；如果采樣點為100個，則調制速度可達100 MHz/100=1 MHz。由于AD9954產生的調制波形采樣點多，采樣時間精確，因此波形性能較好。

6 結束語

高性能DDS芯片由于其AD9954內部集成有RAM，因此，利用RAM的存儲功能，能夠產生頻率分辨高，波形性能好，調制速度高達1 MHz的調頻波，該速度是其他DDS芯片的幾十～幾百倍，因而可廣泛應用于數字調制系統(tǒng)的設計之中。