1 引言

隨著網(wǎng)絡(luò)和多媒體技術(shù)的發(fā)展，視覺通信的重要性和需求急劇增加，如桌面視頻會(huì)議、移動(dòng)終端、基于因特網(wǎng)的視頻通信等。這些視覺信息內(nèi)涵豐富，但數(shù)據(jù)量大，必須壓縮數(shù)據(jù)。但采用多種方法壓縮圖像數(shù)據(jù)，其數(shù)據(jù)量仍然巨大，這就對(duì)計(jì)算機(jī)處理速度、傳輸介質(zhì)、傳輸方法和存儲(chǔ)介質(zhì)提出較高要求。因此，數(shù)據(jù)壓縮作為數(shù)據(jù)圖像處理的關(guān)鍵技術(shù)之一，對(duì)研究圖像壓縮編碼技術(shù)具有重要價(jià)值。

嵌入式微處理器中，DSP具有靈活、高速、便于嵌入式應(yīng)用等優(yōu)點(diǎn)，特別適合復(fù)雜算法處理的應(yīng)用。數(shù)字視頻圖像壓縮系統(tǒng)利用DSP作為其嵌入式平臺(tái)，充分發(fā)揮其性能優(yōu)勢(shì)，較好地提高編碼效率，滿足圖像實(shí)時(shí)處理需要。因此，這里介紹一種基于TMS320VC5509A型DSP的視頻壓縮系統(tǒng)。

2 靜止圖像的壓縮編碼標(biāo)準(zhǔn)JPEG

JPEG(Joint Photographic Experts Group)是由國(guó)際標(biāo)準(zhǔn)化組織(ISO)提出面向靜止圖像編碼的標(biāo)準(zhǔn)，其處理方法依次使用離散余弦變換、量化、Z行掃描、游程編碼和不變字長(zhǎng)編碼。JPEG算法定義了以下4種運(yùn)行模式：

(1)基于DCT順序型模式按照從左到右、從上到下的順序?qū)D像進(jìn)行掃描和編碼，稱為基本系統(tǒng)。

(2)基于DCT遞增模式 按照從粗到細(xì)的順序?qū)σ环鶊D像進(jìn)行編碼，適用于傳輸時(shí)間長(zhǎng)、用戶喜歡圖像從粗糙到清晰的場(chǎng)合。

(3)無失真編碼模式保證重建圖像與原始圖像完全相同。

(4)分層編碼 采用各種分辨率對(duì)圖像進(jìn)行編碼。

該系統(tǒng)采用基本系統(tǒng)模式。圖1是JPEG的編碼框圖。

3 硬件系統(tǒng)設(shè)計(jì)

該視頻壓縮系統(tǒng)直接與PAL制攝像頭的輸出端相連，來采集、預(yù)處理和壓縮現(xiàn)場(chǎng)圖像，再以USB或RS232方式將處理后的圖像數(shù)據(jù)傳給上位機(jī)。圖2為視頻壓縮系統(tǒng)硬件結(jié)構(gòu)圖。

該系統(tǒng)硬件設(shè)計(jì)以TI公司的TMS320VC5509A型數(shù)字信號(hào)處理器為核心，包括視頻采集電路、FPGA預(yù)處理電路、存儲(chǔ)器擴(kuò)展、系統(tǒng)電源和看門狗電路等。系統(tǒng)中TMS320VC5509A為中央處理器；SDRAM為DSP外擴(kuò)數(shù)據(jù)存儲(chǔ)器；Flash為程序存儲(chǔ)器，用于系統(tǒng)上電自舉；模擬攝像頭與視頻 A／D轉(zhuǎn)換器負(fù)責(zé)視頻圖像采集；FPGA用于地址譯碼、隔行運(yùn)算，控制兩片SRAM用于緩存視頻A／D轉(zhuǎn)換器轉(zhuǎn)換后的數(shù)字圖像。從系統(tǒng)設(shè)計(jì)成本考慮，這里選用Altera公司的可編程邏輯器件EPIC6Q240C8型FPGA。該器件是Cyclone系列器件中一款非BGA封裝的可用I／O引腳最多的 FPGA。

3．1 視頻采集電路

該系統(tǒng)選用的視頻解碼器為Philip公司的高性能視頻A／D轉(zhuǎn)換器SAA7111。該器件是一款廣泛應(yīng)用于桌面視頻、多媒體、數(shù)字電視、圖像處理、視頻電話的高性能視頻輸入處理器件。該器件采用3．3 V的CMOS電路，高度集成模擬前端和數(shù)字視頻編碼器；包括2路模擬視頻處理通道，1個(gè)時(shí)鐘產(chǎn)生電路，1個(gè)自動(dòng)箝位和自動(dòng)增益控制電路，1個(gè)多制式數(shù)字解碼器，1個(gè)亮度／對(duì)比度／飽和度控制電路，以及色彩空間矩陣。SAA7111輸出為16位VPO總線，支持不同位寬的數(shù)據(jù)輸出格式。SAA7111支持的輸出格式包括：12位YUV411，16位YUV4：2：2，8位CCIR-656、16位565RGB以及24位的888RGB。圖3為視頻采集電路。

3．2 存儲(chǔ)器選型

選擇存儲(chǔ)器應(yīng)從以下方面考慮：首先圖像壓縮算法中間數(shù)據(jù)量大，要求處理器的片上內(nèi)存盡可能大，盡量避免對(duì)外部存儲(chǔ)器讀寫操作。VC5509A的片上存儲(chǔ)器包括32 Kx16位DARAM，96 Kx16位SARAM，共128 K位的存儲(chǔ)空間。其中DARAM為雙地址，在每個(gè)周期內(nèi)可以對(duì)其進(jìn)行兩次操作(2次讀，兩次寫，一次讀和一次寫)，這樣大大增加片上存儲(chǔ)器的利用率；其次，VC5509A片上資源豐富，包括I2C總線(多主從接口)，3個(gè)McBSPs(1個(gè)與多媒體卡／數(shù)字加密卡MMC/SD串行接口復(fù)用引腳)。利用 FC總線對(duì)SAA7111的片內(nèi)控制寄存器進(jìn)行讀寫操作，非常方便實(shí)時(shí)控制SAA711 1的工作狀態(tài)；利用McBSP配合DMA，軟件編程實(shí)現(xiàn)UART功能，無需專門的硬件UART，從而節(jié)省電路板空間：VC5509A采用144引腳 LQFP封裝，便于安裝、調(diào)試；VC5509A功耗小，工作在200 MHz主頻下，功耗僅100 mW，非常適合嵌入式應(yīng)用。

3．3 DSP供電電源電路

DSP基本系統(tǒng)由獨(dú)立的電源系統(tǒng)供電，而硬件平臺(tái)的其他器件共用另一套電源供電系統(tǒng)。為了降低系統(tǒng)功耗，DSP一般采用低電壓供電．并且采用I／O和 CPU內(nèi)核分開供電方式。VC5509A不同的工作頻率要求不同的核電壓，200 MHz為1．6 V，144 MHz為1．35 V，108 MHz為1．2 V。DSP的I／O電壓為3．3 V。