日本黄色一级经典视频|伊人久久精品视频|亚洲黄色色周成人视频九九九|av免费网址黄色小短片|黄色Av无码亚洲成年人|亚洲1区2区3区无码|真人黄片免费观看|无码一级小说欧美日免费三级|日韩中文字幕91在线看|精品久久久无码中文字幕边打电话

當(dāng)前位置:首頁 > 嵌入式 > 嵌入式硬件
[導(dǎo)讀]本文提出了一種新型的基于FPGA和四端口存儲(chǔ)器的三DSP圖像處理系統(tǒng)。它不同于以往的主從處理器結(jié)構(gòu),而是3個(gè)處理器分別連接四端口存儲(chǔ)器的3個(gè)端口,處于同等地位,對(duì)圖像數(shù)據(jù)并行處理,F(xiàn)PGA占用存儲(chǔ)器另一端口進(jìn)行數(shù)據(jù)流的控制管理和其他功能實(shí)現(xiàn)。這種連接方式增強(qiáng)了系統(tǒng)的重組性和擴(kuò)展行,軟件開發(fā)也更加靈活方便。

O 引言

隨著紅外探測技術(shù)迅猛的發(fā)展,當(dāng)今紅外實(shí)時(shí)圖像處理系統(tǒng)所要處理的數(shù)據(jù)量越來越大,速度要求也越來越快,利用目前主流的單DSP+ FPGA硬件架構(gòu)進(jìn)行較為復(fù)雜的圖像處理算法運(yùn)算時(shí),有時(shí)就顯得有些捉襟見肘了。使用多信號(hào)處理板雖可滿足復(fù)雜處理的要求,但系統(tǒng)成本和設(shè)計(jì)復(fù)雜度會(huì)大大增加,對(duì)于對(duì)空間質(zhì)量有嚴(yán)格要求的系統(tǒng)也是不可行的,多處理器系統(tǒng)應(yīng)用的需求越來越迫切。

本文提出了一種新型的基于FPGA和四端口存儲(chǔ)器的三DSP圖像處理系統(tǒng)。它不同于以往的主從處理器結(jié)構(gòu),而是3個(gè)處理器分別連接四端口存儲(chǔ)器的3個(gè)端口,處于同等地位,對(duì)圖像數(shù)據(jù)并行處理,F(xiàn)PGA占用存儲(chǔ)器另一端口進(jìn)行數(shù)據(jù)流的控制管理和其他功能實(shí)現(xiàn)。這種連接方式增強(qiáng)了系統(tǒng)的重組性和擴(kuò)展行,軟件開發(fā)也更加靈活方便。

1 系統(tǒng)硬件結(jié)構(gòu)

1.1 圖像處理系統(tǒng)的組成

圖像處理系統(tǒng)主要包括DSP及其周邊電路,F(xiàn)PGA電路,四端口存儲(chǔ)器電路、顯示電路、HotLink接口電路等。圖1所示為圖像處理系統(tǒng)的原理框圖。

1.2 FPGA電路設(shè)計(jì)

FPGA芯片使用Xilinx公司Virtex-4系列的SX35芯片。virtex4系列的FPGA利用90 nm三柵極氧化層技術(shù)制造而成,具有百萬門級(jí)以上的邏輯資源,大容量片內(nèi)Block RAM,用于高速數(shù)字信號(hào)處理的新型XtremeDSP,靈活的數(shù)據(jù)接口,軟硬件嵌入式處理器核等諸多資源。與前一代器件相比,在其性能和密度加倍的同時(shí)功耗卻減半,非常適合用于大規(guī)模SoPC系統(tǒng)。配置芯片使用XCF32P芯片。在FPGA外圍連接了D/A視頻芯片,HoTLINK傳輸芯片,SDRAM存儲(chǔ)器等器件,用以完成顯示、存儲(chǔ)等功能。

1.2.1 與HotLink電路接口

HotLink是點(diǎn)對(duì)點(diǎn)物理層器件(PHY)的世界領(lǐng)先供應(yīng)商Cypress導(dǎo)體公司產(chǎn)品,高集成度HotLink收發(fā)器是市面上銷售的同類產(chǎn)品中靈活性最強(qiáng)的芯片之一,它提供了很寬的工作范圍(0.2~1.5Gb/s)、可旁路8 B/10 B編碼和備用輸出。每款HotLink獨(dú)立通道器件都在一個(gè)單片解決方案中集成了發(fā)送、接收、先入先出(FIFO)和編碼器/解碼器(ENDEC)功能,為用戶提供了穩(wěn)定性和通用性最好的高速圖像數(shù)據(jù)傳輸解決方案。在此選用CY7B923作為發(fā)送芯片,將采集到的圖像數(shù)據(jù)通過HotLink接口發(fā)送到圖像記錄設(shè)備進(jìn)行記錄。

1.2.2 擴(kuò)展存儲(chǔ)器接口

FPGA外接SDRAM做為外擴(kuò)存儲(chǔ)器。SDRAM芯片選用HY57V561620,該芯片為16位的SDRAM,工作頻率為100 MHz。SDRAM工作狀態(tài)轉(zhuǎn)換圖如下:

1.2.3 與視頻顯示電路接口

顯示電路中選用的數(shù)/模轉(zhuǎn)換芯片為ADI公司的ADV7122芯片,該芯片為三通道10 b的視頻數(shù)/模轉(zhuǎn)換芯片。

1.3 四端口存儲(chǔ)器電路設(shè)計(jì)

四端口存儲(chǔ)器使用IDT公司的IDT70V5388芯片。該芯片為64K×18 b的同步四端口存儲(chǔ)器,4個(gè)端口可同時(shí)對(duì)存儲(chǔ)器的任何地址進(jìn)行操作,每個(gè)端口的最大輸出速率為200 MHz,因此4個(gè)端口總的數(shù)據(jù)帶寬為14 Gb/s。

存儲(chǔ)器每個(gè)端口都設(shè)置有郵箱中斷功能,這一功能能夠很好地實(shí)現(xiàn)與各個(gè)端口相連器件的相互通信。選擇郵箱中斷功能后,每個(gè)端口給分配一個(gè)郵箱,當(dāng)某一端口向其他端口的郵箱寫入數(shù)據(jù)時(shí),該端口將會(huì)產(chǎn)生郵箱中斷。PORT1向PORT2的郵箱地址(0xFFFE)進(jìn)行寫操作,PORT2將產(chǎn)生郵箱中斷,PORT2對(duì)該郵箱地址進(jìn)行讀操作之后清除郵箱中斷。

1.4 DSP電路設(shè)計(jì)

DSP芯片選用Ti公司的TMS32C6414 EGLZA6E3,其主頻為600 MHz。TMS320C6414是TI公司高性能的定點(diǎn)DSP。該芯片采用超長指令字結(jié)構(gòu)(VLIW),每個(gè)時(shí)鐘周期可以執(zhí)行8個(gè)32位指令。

2 系統(tǒng)工作流程及軟件設(shè)計(jì)

系統(tǒng)上電后,DSP1從與其連接的FLASH芯片中讀出非均勻性校正算法所需的系數(shù),傳送給FPGA,F(xiàn)PGA對(duì)圖像進(jìn)行校正,校正結(jié)果寫入四端口RAM,圖像拉伸顯示模塊和數(shù)字圖像記錄模塊。3個(gè)DSP可以從四端口RAM中讀取圖像信息,并行進(jìn)行圖像處理工作。

2.1 非均勻性較正算法設(shè)計(jì)

非均勻性是指凝視成像探測器在外界同一均勻光學(xué)場輸入時(shí)各單元輸出的不一致性。焦平面陣列探測器的非均勻性高達(dá)10%~30%,因此焦平面探測器在使用時(shí)必須進(jìn)行非均勻性校正。非均勻性校正算法中,兩點(diǎn)校正算法是最常用的算法,該算法的計(jì)算量非常小,校正一個(gè)點(diǎn)只需1次加運(yùn)算和1次乘運(yùn)算,有利用系統(tǒng)實(shí)時(shí)實(shí)現(xiàn)。

兩點(diǎn)校正公式為:V’=GV+O。其中,V為探測器單元的實(shí)際輸出值,V’為校正后的值,G為校正增益,O為校正偏移量值。G和O利用測量兩個(gè)不同溫度點(diǎn)的探測器響應(yīng)計(jì)算得出,預(yù)先存入FLASH芯片中。系統(tǒng)正常工作時(shí),DSP將系數(shù)從FLASH芯片中讀出非均勻性校正算法所需的系數(shù),用乒乓方式寫入四端口RAM中。每寫完1塊數(shù)據(jù)區(qū)后利用四端口RAM的中斷信號(hào)通知FPGA將系數(shù)讀走,F(xiàn)PGA將得到的系數(shù)依次存入SDRAM中。系數(shù)傳送完畢后,F(xiàn)PGA開始接收探測器數(shù)字圖像信息,同時(shí)將校正系數(shù)讀出,對(duì)原始紅外圖像進(jìn)行乘加運(yùn)算。工作流程見圖3。

2.2 圖像拉伸算法設(shè)計(jì)

圖像拉伸采用自適應(yīng)直方圖增強(qiáng)算法,表示為如下的映射關(guān)系:


式中:yk為增強(qiáng)后圖像的灰度值;Xmax和Xmin為原圖像中像素最大值和最小值;Xk為原圖像的灰度值;a為亮度補(bǔ)償系數(shù),取值為0~1之間,當(dāng)取0時(shí),即是通常的拉伸算法。

考慮到紅外圖像中可能存在盲元和噪聲,Xmax和Xmin不宜取原圖像中最大最小值。采用分位數(shù)法來取圖像中的最大值和最小值可以把盲元和噪聲的影響降到最低,分位數(shù)根據(jù)盲元和噪聲情況具體確定,一般可取5 %。

圖4給出了直方圖增強(qiáng)算法的FPGA系統(tǒng)框圖,A/D轉(zhuǎn)換后的14 b數(shù)據(jù)流進(jìn)入直方圖統(tǒng)計(jì)模塊計(jì)算每一像素點(diǎn)的直方圖,根據(jù)設(shè)定好的分位數(shù)計(jì)算圖像中像素的最大值和最小值。在每一幀有效數(shù)據(jù)結(jié)束后,根據(jù)直方圖統(tǒng)計(jì)得到的最大值和最小值,計(jì)算灰度映射的除法,這樣每幀只需計(jì)算1次除法,而不用對(duì)每一像素進(jìn)行除法計(jì)算。之后對(duì)得到的因子對(duì)每一像素進(jìn)行乘法及移位計(jì)算即可得到直方圖增強(qiáng)算法處理后的圖像數(shù)據(jù)。增強(qiáng)后的圖像數(shù)據(jù)通過DAC控制模塊送入電視顯示。

3 結(jié)語

針對(duì)紅外試試圖像處理系統(tǒng)構(gòu)建的FPGA+多DSP的硬件平臺(tái),利用FPGA進(jìn)行調(diào)度和時(shí)序控制,有效的使3個(gè)處理器并行工作,大大提高了系統(tǒng)處理能力。研究并實(shí)現(xiàn)了從紅外探測器數(shù)據(jù)采集到圖像校正、圖像處理,以及圖像顯示的整個(gè)流程。系統(tǒng)已應(yīng)用于工程實(shí)踐中,對(duì)于空間質(zhì)量要求苛刻的高性能處理系統(tǒng)有一定的借鑒意義。

本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請(qǐng)聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請(qǐng)及時(shí)聯(lián)系本站刪除。
換一批
延伸閱讀

隨著在線會(huì)議、直播和游戲語音交流的普及,高質(zhì)量的音頻輸入設(shè)備變得越來越重要。為此,邊緣AI和智能音頻專家XMOS攜手其全球首家增值分銷商飛騰云科技,利用其集邊緣AI、DSP、MCU和靈活I(lǐng)/O于一顆芯片的xcore處理器...

關(guān)鍵字: AI DSP MCU

2025年8月14日,致力于亞太地區(qū)市場的國際領(lǐng)先半導(dǎo)體元器件分銷商---大聯(lián)大控股宣布,其旗下詮鼎推出基于新突思(Synaptics)SL1680嵌入式處理器的AI疲勞駕駛檢測方案。

關(guān)鍵字: AI 嵌入式處理器 Type-C

在數(shù)字化浪潮席卷全球的今天,F(xiàn)PGA技術(shù)正成為驅(qū)動(dòng)創(chuàng)新的核心引擎。2025年8月21日,深圳將迎來一場聚焦FPGA技術(shù)與產(chǎn)業(yè)應(yīng)用的盛會(huì)——2025安路科技FPGA技術(shù)沙龍。本次沙龍以“定制未來 共建生態(tài)”為主題,匯聚行業(yè)...

關(guān)鍵字: FPGA 核心板 開發(fā)板

在現(xiàn)代電子系統(tǒng)中,現(xiàn)場可編程門陣列(FPGA)憑借其開發(fā)時(shí)間短、成本效益高以及靈活的現(xiàn)場重配置與升級(jí)等諸多優(yōu)點(diǎn),被廣泛應(yīng)用于各種產(chǎn)品領(lǐng)域。從通信設(shè)備到工業(yè)控制,從汽車電子到航空航天,F(xiàn)PGA 的身影無處不在。為了充分發(fā)揮...

關(guān)鍵字: 可編程門陣列 FPGA 數(shù)字電源

2025年8月4日 – 提供超豐富半導(dǎo)體和電子元器件?的業(yè)界知名新品引入 (NPI) 代理商貿(mào)澤電子 (Mouser Electronics) 即日起開售Altera?的Agilex? 3 FPGA C系列開發(fā)套件。此開...

關(guān)鍵字: FPGA 邊緣計(jì)算 嵌入式應(yīng)用

內(nèi)窺鏡泛指經(jīng)自然腔道或人工孔道進(jìn)入體內(nèi),并對(duì)體內(nèi)器官或結(jié)構(gòu)進(jìn)行直接觀察和對(duì)疾病進(jìn)行診斷的醫(yī)療設(shè)備,一般由光學(xué)鏡頭、冷光源、光導(dǎo)纖維、圖像傳感器以及機(jī)械裝置等構(gòu)成。文章介紹了一款基于兩片圖像傳感器和FPGA組成的微型3D內(nèi)...

關(guān)鍵字: 微創(chuàng) 3D內(nèi)窺鏡 OV6946 FPGA

運(yùn)用單片機(jī)和FPGA芯片作為主控制器件 , 單片機(jī)接收從PC機(jī)上傳過來的顯示內(nèi)容和顯示控制命令 , 通過命令解釋和數(shù)據(jù)轉(zhuǎn)換 , 生成LED顯示屏所需要的數(shù)據(jù)信號(hào)和同步的控制信號(hào)— 數(shù)據(jù)、時(shí)鐘、行同步和面同步 。FPGA芯...

關(guān)鍵字: 單片機(jī) FPGA LED顯示屏

多DSP集群的實(shí)時(shí)信號(hào)處理系統(tǒng),通信拓?fù)涞膬?yōu)化直接決定任務(wù)調(diào)度效率與系統(tǒng)吞吐量。RapidIO與SRIO作為嵌入式領(lǐng)域的主流互連協(xié)議,其帶寬利用率差異與QoS配置策略對(duì)集群性能的影響尤為顯著。以無線基站、雷達(dá)陣列等典型應(yīng)...

關(guān)鍵字: DSP 通信拓?fù)鋬?yōu)化

隨著5G網(wǎng)絡(luò)普及與物聯(lián)網(wǎng)設(shè)備爆發(fā)式增長,邊緣計(jì)算正從概念驗(yàn)證走向規(guī)?;渴稹?jù)IDC預(yù)測,2025年全球邊緣數(shù)據(jù)量將占總體數(shù)據(jù)量的50%,這對(duì)邊緣節(jié)點(diǎn)的實(shí)時(shí)處理能力提出嚴(yán)苛要求。在此背景下,AI加速器的DSP化趨勢與可重...

關(guān)鍵字: AI加速器 DSP

在工業(yè)控制領(lǐng)域,數(shù)字信號(hào)處理器(DSP)的性能直接決定了系統(tǒng)的實(shí)時(shí)控制能力和可靠性。德州儀器(TI)的C2000系列芯片憑借其卓越的采樣、控制和功率管理能力,長期以來在全球工業(yè)控制市場占據(jù)絕對(duì)領(lǐng)導(dǎo)地位,廣泛應(yīng)用于能源、電...

關(guān)鍵字: TI C2000 DSP 格見半導(dǎo)體 芯來 RISC-V 工控
關(guān)閉