摘　要：研究了數字視頻廣播流的發(fā)射/接收系統(tǒng)，基于DSP技術實現了0~8 Mbps的DVB流的發(fā)射和接收系統(tǒng)，誤碼率低于10-7，詳細介紹了發(fā)射/接收系統(tǒng)數據處理原理，探討了相關系統(tǒng)硬件設計和軟件實現問題。
關鍵詞：數字視頻廣播流；發(fā)射/接收系統(tǒng)；數據處理；DSP；設計
一、序言
隨著數字視頻廣播(DVB)技術的發(fā)展，國內開展了相關研究，其中真正研制數字視頻廣播流發(fā)射和接收系統(tǒng)的卻很少。為滿足DVB系統(tǒng)發(fā)射和接收的需要，基于DSP技術研制了可以進行0~8 Mbps的數字視頻廣播流（DVBS）發(fā)射/接收系統(tǒng)，誤碼率低于10-7。?
二、系統(tǒng)框圖及流程
為滿足0~8 Mbps的數據處理能力，采用美國TI公司最新DSP處理芯片TMS320VC33-120（以下簡稱VC33）為系統(tǒng)控制及數據處理器，美國 Lucent公司E1/T1收發(fā)兩用芯片T7688作為發(fā)射/接收系統(tǒng)E1數據接口。E1接口即時分復用TDM方式PCM30/32傳輸，對系統(tǒng)發(fā)送端的時鐘同步有較高要求??［1］。系統(tǒng)在硬件和軟件共同控制下，將輸入數據流分割為4個標準的E1接口數據。系統(tǒng)總體框圖如圖1所示。

1DVBS發(fā)射系統(tǒng)框圖及流程
首先介紹DVBS發(fā)射系統(tǒng)數據流形成過程，如圖2所示。發(fā)射系統(tǒng)接口電路中，為形成標準DVBS，系統(tǒng)將接口電路中接收到的6 Mbps視頻流、384 kbps音頻流、每188字節(jié)包含4字節(jié)的TS包頭以及用戶數據復合成傳送流TS。系統(tǒng)在傳輸中每隔40 ms還插入一個程序參考時鐘PCR，相應TS包頭將增加8個字節(jié)，插入PCR后系統(tǒng)速率增加為


在實際中，PES分組包頭將會對視頻和音頻數據增加約1%，當數據送入系統(tǒng)信道之前，數據還需經過擾碼及糾錯編碼，被分成4路分別送入4個E1接口電路。在圖2中，糾錯編碼選用BCH（511，493）碼，經過模2運算可實現糾正2個誤碼。由于糾錯編碼的加入，最后數據率增加為 ;
　

系統(tǒng)在VC33 的控制下將數據等分為4， 每路TDM輸出的信號為1.662 Mbps，隨后數據在E1接口電路中經加入幀同步頭，聯絡信號及特定的填充字比特后形成標準基群的2.048 Mbps比特流，經E1接口電路變換為HDB3碼后直接送出E1接口。發(fā)射系統(tǒng)的具體流程如下：并行DVB流(串行異步DVB數據先經過串并轉換成16位并行數據)送至發(fā)射緩存1（FIFO1為4 k×16 bit），VC33判斷緩存1處于半滿后，從緩存1讀取半滿數據量并按照E1格式劃分幀時隙、組幀、添加幀同步頭、復幀同步頭、添加信令等，寫入發(fā)射緩存 2（FIFO2為4k×16 bit）。緩存2數據經過16位并行—1路串行—4位并行變換電路，完成4路2.048 Mbps比特流E1分組，經E1接口電路變換為HDB3碼后直接送出E1接口。為避免出現緩存2數據被讀空而緩存1未處于半滿的數據紊亂情況，我們采用 VC33自動添加特定格式的添加字（在接收通道中必須將添加字檢測并剔除）方法處理。DVBS發(fā)射系統(tǒng)工作原理框圖如圖3所示，DVBS發(fā)射系統(tǒng)實現框圖如圖4所示。


2. DVBS接收系統(tǒng)流程
接收系統(tǒng)是發(fā)射系統(tǒng)的逆過程，其各框圖與發(fā)射系統(tǒng)框圖基本一致（本文略去）。接收系統(tǒng)流程是：接收變壓器接收4 路E1數據，通過4位并行—