賽靈思公司(Xilinx, Inc. 日前宣布啟動All Programmable抽象化計劃，幫助硬件設(shè)計人員提高生產(chǎn)力并力助系統(tǒng)及軟件開發(fā)人員直接利用All Programmable FPGA、SoC和3D IC。賽靈思及其生態(tài)系統(tǒng)聯(lián)盟成員，包括MathWorks公司、美國國家儀器公司(NI)現(xiàn)在即可支持一個軟件、模型、平臺和基于IP設(shè)計環(huán)境的整合。上述這些環(huán)境不僅支持C、C++、SystemC等高級圖形化和文本化編程語言，而且很快即將支持OpenCL™語言(Open Computing Language，開放計算語言 )，利用高級自動化技術(shù)可將這些語言轉(zhuǎn)化為優(yōu)化的實現(xiàn)方案。實踐證明,上述這些軟件及系統(tǒng)級抽象化補足了以硬件為中心的IP集成和C語言設(shè)計抽象化，與采用傳統(tǒng)RTL流程相比可將復(fù)雜FPGA和SoC的開發(fā)速度提升高達(dá)15倍。

賽靈思公司設(shè)計方法市場高級總監(jiān)Tom Feist指出：“通過擴展設(shè)計人員能選擇的抽象化數(shù)量和類型，我們不僅能提高現(xiàn)有硬件客戶的生產(chǎn)力，更能幫助大量系統(tǒng)和軟件工程師直接運用All Programmable FPGA、SoC和3D IC進(jìn)行編程。”

圖片說明： 賽靈思及其生態(tài)系統(tǒng)聯(lián)盟成員，包括MathWorks公司、美國國家儀器公司(NI)現(xiàn)在即可支持一個軟件、模型、平臺和基于IP設(shè)計環(huán)境的整合。上述這些環(huán)境不僅支持C、C++、SystemC等高級圖形化和文本化編程語言，而且很快即將支持OpenCL™語言(Open Computing Language，開放計算語言 )，利用高級自動化技術(shù)可將這些語言轉(zhuǎn)化為優(yōu)化的實現(xiàn)方案。

加速硬件設(shè)計

為了在All Programmable器件中加速創(chuàng)建高度集成的復(fù)雜設(shè)計，賽靈思推出了Vivado® IP集成器(IPI)。Vivado IPI結(jié)合采用Vivado HLS (Vivado高層次綜合技術(shù))，可加速客戶IP核、賽靈思LogiCORE™和SmartCORE™ IP核、第三方IP核、賽靈思系統(tǒng)生成器(System Generator)生成的MathWorks Simulink® 設(shè)計，以及C/C++和System C綜合的IP核的集成。

Gainspeed公司軟件與FPGA產(chǎn)品總監(jiān)Ties Bos指出：“結(jié)合利用Vivado IPI和HLS為我們開發(fā)新一代有線基礎(chǔ)設(shè)施產(chǎn)品發(fā)揮了重要作用。新一代有線基礎(chǔ)設(shè)施產(chǎn)品能通過基于軟件的全I(xiàn)P架構(gòu)支持新業(yè)務(wù)的快速開發(fā)。上述抽象化的整合能幫助我們用C++語言開發(fā)算法并快速集成所得的IP，相對于采用RTL方法而言，開發(fā)成本可降低達(dá)15倍之多。”

Vivado IPI采用ARM® AXI互聯(lián)和IP封裝的IP-XACT元數(shù)據(jù)等業(yè)界標(biāo)準(zhǔn)，能提供智能、結(jié)構(gòu)組裝正確并與賽靈思 All Programmable解決方案協(xié)同優(yōu)化的設(shè)計方案。針對Zynq™-7000 All Programmable SoC設(shè)計，嵌入式設(shè)計團(tuán)隊現(xiàn)在能夠更快速地識別、重用并集成軟/硬件IP，滿足雙核ARM處理系統(tǒng)和高性能FPGA結(jié)構(gòu)的要求。

加速系統(tǒng)級設(shè)計

系統(tǒng)工程師希望通過C/C++/SystemC、OpenCL、MathWorks MATLAB®與Simulink以及NI LabVIEW等抽象化來為軟/硬件行為建模，滿足今天更智能化系統(tǒng)的需求。賽靈思及其聯(lián)盟計劃成員生態(tài)系統(tǒng)幫助設(shè)計團(tuán)隊直接采取算法實現(xiàn)，而無需擔(dān)心實現(xiàn)細(xì)節(jié)問題。

MathWorks隨R2013b版本發(fā)布了新的Zynq-7000 All Programmable SoC器件工作流程指南。根據(jù)本工作流程指南，軟件開發(fā)人員和硬件設(shè)計工程師可在MATLAB和Simulink中創(chuàng)建算法并為其建模，將設(shè)計進(jìn)行軟/硬件分區(qū)，以及讓模型自動針對賽靈思目標(biāo)設(shè)計平臺，實現(xiàn)模型的集成、調(diào)試和測試。這種新功能建立在MathWorks豐富的專用工具箱庫和穩(wěn)健可靠的嵌入式軟硬件代碼生成技術(shù)基礎(chǔ)之上，能幫助用戶驗證和優(yōu)化系統(tǒng)性能，讓更廣泛的開發(fā)人群充分利用業(yè)界首款A(yù)ll Programmable SoC的優(yōu)勢。

嵌入式系統(tǒng)設(shè)計人員用LabVIEW和NI可重配置I/O(RIO)硬件來抽象出傳統(tǒng)RTL設(shè)計的復(fù)雜性，避免花大量時間為部署目標(biāo)去構(gòu)建操作系統(tǒng)、驅(qū)動程序和中間件。美國國家儀器公司(NI)針對嵌入式設(shè)計創(chuàng)建了基于平臺的方法。該方法提供有現(xiàn)成的可重配置硬件和直觀易用的圖形編程功能。只需單擊，NI LabVIEW 2013開發(fā)環(huán)境就能編譯、調(diào)試和部署專門為NI目標(biāo)上的處理器或可編程邏輯編寫的應(yīng)用。這種開發(fā)環(huán)境目前可支持多款賽靈思All Programmable器件。NI的包含60多款可部署目標(biāo)的平臺選用了賽靈思All Programmable SoC和FPGA作為其RIO計算核心。

賽靈思與一些早期客戶協(xié)作，還在開發(fā)一種全新的系統(tǒng)級異構(gòu)并行編程環(huán)境，該環(huán)境能夠支持軟件編程、系統(tǒng)驗證、調(diào)試以及自動實現(xiàn)C/C++和OpenCL。這種基于Eclipse™的全新綜合環(huán)境能夠提供特定市場的庫，從而大幅提高設(shè)計生產(chǎn)力。該最新流程旨在幫助系統(tǒng)架構(gòu)師、軟件應(yīng)用開發(fā)人員以及要求并行架構(gòu)的嵌入式設(shè)計人員提高系統(tǒng)性能，降低系統(tǒng)材料清單(BOM)成本和整體功耗，而且其簡便易用性和開發(fā)時間與ASSP、DSP和GPU旗鼓相當(dāng)。

加速軟件設(shè)計

賽靈思All Programmable抽象化還可加速Zynq-7000 All Programmable SoC和MicroBlaze™處理器的軟件開發(fā)。賽靈思開發(fā)了能仿真系統(tǒng)軟硬件接口的Quick Emulator(QEMU)開源虛擬機。較早進(jìn)行軟件開發(fā)不僅可提高設(shè)計生產(chǎn)力，而且還能確保持續(xù)軟硬件集成驗證。

此外，賽靈思還攜手Cadence公司推出了專門針對賽靈思Zynq-7000 All Programmable SoC的虛擬系統(tǒng)平臺，從而支持軟/硬件同步開發(fā)，這樣不僅大幅降低了開發(fā)成本，而且還顯著縮短了產(chǎn)品上市時間。借助虛擬化環(huán)境和賽靈思軟件開發(fā)工具套件(SDK)，設(shè)計團(tuán)隊能將系統(tǒng)開發(fā)時間縮短數(shù)月。