意法半導體（ST）與CMP（Circuits Multi Projets）于日前攜手宣布，大專院校、研究實驗室及企業(yè)將可透過CMP提供的矽晶中介服務(wù)，使用意法半導體的28奈米（nm）CMOS制程開發(fā)晶片設(shè)計。

雙方在上一代CMOS合作專案的成功，促使了這次推出的28奈米 CMOS制程服務(wù)。雙方于2008年、2006年、2004年及2003年分別推出 45奈米、65奈米、90奈米及130奈米制程服務(wù)。此外，CMP并為意法半導體提供65奈米和130奈米絕緣層上覆矽（SOI）以及130奈米 SiGe制程服務(wù)。

舉例來說，170所大專院校和企業(yè)已可使用意法半導體的90奈米 CMOS制程設(shè)計規(guī)則和工具，200余所大專院校和企業(yè)（60%為歐洲客戶；40%為美洲和亞洲客戶）已可使用65奈米bulk和 SOI CMOS制程設(shè)計規(guī)則和工具。目前，45/40奈米 CMOS制程服務(wù)仍在開發(fā)階段。

CMP總監(jiān)Bernard Courtois表示：客戶對使用這些制程設(shè)計晶片非常感興趣，大約有300項專案采用90奈米技術(shù)（皆已于2009年完成）、200項專案采用65奈米技術(shù)。此外，采用65奈米 SOI技術(shù)的專案更達60項，多所歐洲、美國及亞洲的知名大專院校已因CMP / 意法半導體的服務(wù)而受益。