EDA
-
TINA在數(shù)字系統(tǒng)設(shè)計(jì)分析中的應(yīng)用
從集成電路、簡單可編程器件到高密度大規(guī)?？删幊唐骷貞?yīng)用，數(shù)字系統(tǒng)的設(shè)計(jì)分析方法從根本上發(fā)生轉(zhuǎn)變，由原來的手工設(shè)計(jì)，發(fā)展到了以EDA(Electronic Design Automation，電子設(shè)計(jì)自動(dòng)化)技術(shù)為代表的現(xiàn)代電子設(shè)計(jì)方法。隨著EDA技術(shù)地逐步發(fā)展，以美國的PSPICE.Multisim、歐洲的Tina Pro等為代表的各種EDA設(shè)計(jì)軟件包，在電路系統(tǒng)設(shè)計(jì)與仿真環(huán)節(jié)給電子工程師帶來了便利，極大的提高了工作效率。
-
EDA行業(yè)及這三大EDA工具廠商你了解多少
今天，三大巨頭之一的Cadence發(fā)布了業(yè)界首款已通過產(chǎn)品流片的第三代并行仿真平臺(tái)Xcelium。然而，你是不是不知道EDA在IC設(shè)計(jì)中有多重要，你是不是對EDA行業(yè)及這三大EDA工具廠商還不夠了解?？赐暌韵聝?nèi)容你就明白了。
-
華虹宏力與華大九天再聯(lián)手國產(chǎn)EDA工具助力IP設(shè)計(jì)
華虹宏力已采用華大九天的電子設(shè)計(jì)自動(dòng)化(EDA)解決方案——全新高速高精度并行仿真器ALPS™完成多個(gè)模擬及嵌入式非易失性存儲(chǔ)器IP設(shè)計(jì)項(xiàng)目的前后仿真/數(shù)?；旌戏抡娌⒊晒α髌?。
-
EDA微波爐控制器外部接口符號(hào)系統(tǒng)設(shè)計(jì)要求是什么？
現(xiàn)需設(shè)計(jì)一個(gè)微波爐控制器WBLKZQ，其外部接口如圖所示。通過該控制器再配以4個(gè)七段數(shù)碼二極管完成微波爐的定時(shí)及信息顯示。 如圖 微波爐控制器外部接口符號(hào)圖如圖中的各信
-
FPGA市場快速增長，國產(chǎn)化之路該怎么走？
市場統(tǒng)計(jì)研究數(shù)據(jù)表明，F(xiàn)PGA已經(jīng)逐步侵蝕ASIC和ASSP的傳統(tǒng)市場，并處于快速增長階段?，F(xiàn)階段FPGA的應(yīng)用不斷擴(kuò)展，從汽車、廣播、計(jì)算機(jī)和存儲(chǔ)、消費(fèi)類、工業(yè)、醫(yī)療、軍事、測試測量、無線和固網(wǎng)，應(yīng)用領(lǐng)域正向各行各業(yè)滲透。
-
Altium Designer Summer 09生成集成庫——遇到的問題
在Altium Designer Summer 09安裝目錄之下的Library......
-
Mentor Graphics 宣布推出規(guī)?？蛇_(dá)15BG的Veloce Strato平臺(tái)
Mentor Graphics®公司于2017 年2 月16 日宣布推出 Veloce® Strato™ 硬件加速仿真平臺(tái)。
-
臺(tái)積電：EDA工具需要新典范
在近日于美國舉行之年度國際固態(tài)電路會(huì)議(International Solid State Circuits Conference，ISSCC)的一場專題演說中，臺(tái)積電設(shè)計(jì)暨技術(shù)平臺(tái)副總經(jīng)理侯永清(Cliff Hou)表示，工程師需要能因應(yīng)今日芯片設(shè)計(jì)復(fù)雜性的新工具;而他也指出，針對四個(gè)目前的主要市場，需要采用包括機(jī)器學(xué)習(xí)在內(nèi)之新技術(shù)、新假設(shè)的個(gè)別工具。
-
芯禾科技在美國加州正式成立其硅谷運(yùn)營中心
作為EDA軟件、集成無源器件IPD和系統(tǒng)級(jí)封裝領(lǐng)域的佼佼者，芯禾科技致力于為半導(dǎo)體芯片設(shè)計(jì)公司和系統(tǒng)廠商提供差異化的軟件產(chǎn)品和芯片小型化解決方案。
-
芯禾科技硅谷運(yùn)營中心成立，深耕北美、擁抱全球
EDA軟件、集成無源器件IPD和系統(tǒng)級(jí)封裝領(lǐng)域的領(lǐng)先供應(yīng)商芯禾科技(Xpeedic Technology Inc.)，近日宣布在美國加州正式成立其硅谷運(yùn)營中心。該中心將主要負(fù)責(zé)公司在美國市場的EDA產(chǎn)品銷售和技術(shù)支持。
-
Altium Designer學(xué)習(xí)—如何進(jìn)行SI仿真
Altium designer 如何進(jìn)行SI仿真？
-
Altium Designer 按區(qū)域定義原理圖網(wǎng)絡(luò)類功能
Altium Designer 已經(jīng)允許您在原理圖的環(huán)境下，采用在相應(yīng)的連線、總線或者線束上添加網(wǎng)絡(luò)類指示器網(wǎng)絡(luò)類定義， 來創(chuàng)建用戶自定義的網(wǎng)絡(luò)類......
-
Altium Designer 小技巧
在PCB設(shè)計(jì)的時(shí)候，經(jīng)常會(huì)遇到芯片或者排針多個(gè)引腳并行走線的情況，我們都知道AD有“交互式布多根線連接”的功能，通過這個(gè)功能能夠很輕松的實(shí)現(xiàn)并行走線，不過在選擇這多個(gè)引腳的時(shí)候可以通過“S+L”一次選擇多個(gè)引腳來代替通過“shift”一個(gè)一個(gè)的選擇。
-
altium designer應(yīng)用技巧 芯片底部焊盤問題
首先對于 altera 公司的FPGA芯片來講，在cyclone III代以上，芯片的底部增加了一個(gè)焊盤，很多工程師往往以為是散熱用，其實(shí)不然......
-
信號(hào)完整性（七）：特性阻抗
當(dāng)信號(hào)在傳輸線上傳播時(shí)，信號(hào)感受到的瞬態(tài)阻抗與單位長度電容和材料的介電常數(shù)有關(guān)......
-
信號(hào)完整性（六）：多長的走線才是傳輸線
多長的走線才是傳輸線？
-
信號(hào)完整性（五）：信號(hào)反射
信號(hào)沿傳輸線向前傳播時(shí)，每時(shí)每刻都會(huì)感受到一個(gè)瞬態(tài)阻抗，這個(gè)阻抗可能是傳輸線本身的，也可能是中途或末端其他元件的。對于信號(hào)來說，它不會(huì)區(qū)分到底是什么，信號(hào)所感受到的只有阻抗。如果信號(hào)感受到的阻抗是恒定的，那么他就會(huì)正常向前傳播，只要感受到的阻抗發(fā)生變化，不論是什么引起的（可能是中途遇到的電阻，電容，電感，過孔，PCB轉(zhuǎn)角，接插件），信號(hào)都會(huì)發(fā)生反射。
-
信號(hào)完整性（四）：信號(hào)振鈴是怎么產(chǎn)生的
信號(hào)的反射可能會(huì)引起振鈴現(xiàn)象
-
信號(hào)完整性（三）：PCB走線寬度變化產(chǎn)生的反射
在進(jìn)行PCB布線時(shí)，經(jīng)常會(huì)發(fā)生這樣的情況：走線通過某一區(qū)域時(shí)，由于該區(qū)域布線空間有限，不得不使用更細(xì)的線條，通過這一區(qū)域后，線條再恢復(fù)原來的寬度。走線寬度變化會(huì)引起阻抗變化，因此發(fā)生反射，對信號(hào)產(chǎn)生影響。那么什么情況下可以忽略這一影響，又在什么情況下我們必須考慮它的影響？
-
信號(hào)完整性（二）：接收端容性負(fù)載的反射
信號(hào)的接收端可能是集成芯片的一個(gè)引腳，也可能是其他元器件。不論接收端是什么，實(shí)際的器件的輸入端必然存在寄生電容，接受信號(hào)的芯片引腳和相鄰引腳之間有一定的寄生電容，和引腳相連的芯片內(nèi)部的布線也會(huì)存在寄生電容，另外引腳和信號(hào)返回路徑之間也會(huì)存在寄生電容。
- 是德科技創(chuàng)新技術(shù)峰會(huì)來襲，報(bào)名領(lǐng)好禮
- 安富利3kW模擬電源供應(yīng)器（PSU）解決方案開發(fā)板來襲，申請領(lǐng)好禮
- 得捷芯聞解碼視頻研習(xí)站第五期：打造更安全、更智能、更舒適、高續(xù)航的駕乘體驗(yàn)
- FPGA供電應(yīng)用遇挑戰(zhàn)？MPS高性能FPGA供電解決方案幫你破局
- 得捷芯聞解碼研習(xí)站第四期：網(wǎng)絡(luò)安全芯片，讓您的應(yīng)用系統(tǒng)無懈可擊
- “變現(xiàn)”指南：上傳資料獲三重紅包，親測有效！
- 《21ic技術(shù)洞察》系列欄目：AI芯紀(jì)元——AI加持，語?助?再進(jìn)化！
