EDA
-
逾越“高墻” PCB設(shè)計(jì)工程師不再“煩惱”
而對(duì)于目前PCB企業(yè)的競(jìng)爭(zhēng)與生存而言，誰(shuí)能把握好客戶、產(chǎn)品、技術(shù)、產(chǎn)能、成本這五大要素，誰(shuí)就能屹立市場(chǎng)而不倒。所以，無(wú)論是從市場(chǎng)需求考慮還是從企業(yè)發(fā)展出發(fā)，PCB系統(tǒng)設(shè)計(jì)工程師如何能夠低成本且快速高效地完成設(shè)計(jì)并及時(shí)交貨顯得尤為重要。
-
EDA技術(shù)在電路設(shè)計(jì)中的地位和作用
EDA（電子線路設(shè)計(jì)座自動(dòng)化）是以計(jì)算機(jī)為工作平臺(tái)、以硬件描述語(yǔ)言（VHDL）為設(shè)計(jì)語(yǔ)言、以可編程器件（CPLD/FPGA）為實(shí)驗(yàn)載體、以ASIC/SOC芯片為目標(biāo)器件、進(jìn)行必要的元件建模和系統(tǒng)仿真的電子產(chǎn)品自動(dòng)化設(shè)計(jì)過(guò)程。
-
EDA工具需要新典范
臺(tái)積電設(shè)計(jì)暨技術(shù)平臺(tái)副總經(jīng)理侯永清表示，工程師需要能因應(yīng)今日芯片設(shè)計(jì)復(fù)雜性的新工具；而他也指出，針對(duì)四個(gè)目前的主要市場(chǎng)，需要采用包括機(jī)器學(xué)習(xí)在內(nèi)之新技術(shù)、新假設(shè)的個(gè)別工具。
-
EDA實(shí)現(xiàn)五年來(lái)最大成長(zhǎng)，要先謝謝工藝節(jié)點(diǎn)演進(jìn)
根據(jù)電子系統(tǒng)設(shè)計(jì)聯(lián)盟(Electronic System Design Alliance，ESD Alliance)的最新統(tǒng)計(jì)數(shù)字，電子設(shè)計(jì)自動(dòng)化(EDA)產(chǎn)業(yè)營(yíng)收在2016年第四季出現(xiàn)近五年來(lái)最大幅度的年成長(zhǎng)率，包括各種產(chǎn)品類別以及區(qū)域市場(chǎng)的業(yè)績(jī)表現(xiàn)都十分亮眼。
-
基于FPGA自適應(yīng)數(shù)字頻率計(jì)的設(shè)計(jì)
介紹一種以FPGA(Field Programmable Gate Array)為核心，基于硬件描述語(yǔ)言VHDL的數(shù)字頻率計(jì)設(shè)計(jì)與實(shí)現(xiàn)。在介紹頻率測(cè)量的原理和測(cè)量方法的基礎(chǔ)上，針對(duì)所設(shè)計(jì)的頻率計(jì)需簡(jiǎn)單易用的要求，采用FPGA和簡(jiǎn)單的外圍電路使系統(tǒng)具有體積小、可靠性高、靈活性強(qiáng)及價(jià)格低廉等特點(diǎn)，同時(shí)還具有易于升級(jí)的特點(diǎn)。
-
基于EDA技術(shù)的無(wú)線搶答系統(tǒng)的設(shè)計(jì)
介紹了一種無(wú)線搶答器系統(tǒng)的設(shè)計(jì)方案，其電路結(jié)構(gòu)簡(jiǎn)單，單元電路由VHDL語(yǔ)言設(shè)計(jì)完成，利用EDA工具軟件Max+Plus II 10.0編譯仿真驗(yàn)證，并利用復(fù)雜可編程邏樣器件CPLD實(shí)現(xiàn)系統(tǒng)功能，而且與上位微機(jī)進(jìn)行串行通信，實(shí)現(xiàn)多種功能，非常適用于多種竟賽場(chǎng)合。實(shí)踐證明.系統(tǒng)工作穩(wěn)定可布，具有廣闊的應(yīng)用前景。
-
利用EDA設(shè)計(jì)的新型多功能燃?xì)鉅t報(bào)警器
設(shè)計(jì)了一種新型多功能燃?xì)鈭?bào)警器，解決了由于未關(guān)閥門引起的燃?xì)庑孤秵?wèn)題。在燃?xì)庑孤┲拔从昃I繆地發(fā)出報(bào)警信號(hào)，同時(shí)還具有檢測(cè)管道漏氣、自動(dòng)切斷燃?xì)庠匆约氨匾獣r(shí)啟動(dòng)排風(fēng)裝置的功能。該電路用聲、光兩種形式對(duì)燃?xì)舛室馔庀ɑ?、燃?xì)庑孤┑冗M(jìn)行報(bào)警，其中氣敏元件的自檢功能、檢測(cè)信號(hào)的延時(shí)確認(rèn)增加了報(bào)警的可靠性。本設(shè)計(jì)采用VHDL語(yǔ)言進(jìn)行電路描述。并通過(guò)了仿真測(cè)試。
-
一種可配置的EDA仿真驗(yàn)證方法
介紹了一種適用于5000邏輯單元以上規(guī)模電路的可配置EDA仿真驗(yàn)證方法?它由可配置的測(cè)試臺(tái)生成器自動(dòng)產(chǎn)生測(cè)試臺(tái)，并管理測(cè)試向量的注人和仿真狀態(tài)的存儲(chǔ).與以往研究采用的定時(shí)觸發(fā)的激勵(lì)信號(hào)注人方式不同，本方法采用事件觸發(fā)，從而保持了與被測(cè)電路仿真過(guò)程的實(shí)時(shí)交互.自動(dòng)生成測(cè)試臺(tái)代碼可避免設(shè)計(jì)人員進(jìn)行重復(fù)性編碼并提高了可靠性 事件觸發(fā)的仿真狀態(tài)保存機(jī)制大大節(jié)省了存儲(chǔ)空間.
-
基于EDA 技術(shù)的等效采樣的設(shè)計(jì)實(shí)現(xiàn)
本文在介紹了等效采樣的原理和方法的基礎(chǔ)上提出了一種基于EDA 技術(shù)的實(shí)現(xiàn)方案。借助高速發(fā)展的EDA 技術(shù)，可以方便地產(chǎn)生采樣信號(hào)，大大簡(jiǎn)化采樣觸發(fā)電路，解決了傳統(tǒng)，等效采樣對(duì)復(fù)雜周期信號(hào)失效的問(wèn)題，進(jìn)一步降低對(duì)輸入信號(hào)的要求。并且本方案中A/D 變換器處于連續(xù)工作狀態(tài)，改變了傳統(tǒng)的連續(xù)等放采樣每次觸發(fā)只采集一個(gè)數(shù)據(jù)的模式
-
基于CPLD的測(cè)試系統(tǒng)接口設(shè)計(jì)
介紹了一種用CPLD(復(fù)雜可編程邏輯器件)作為核心控制電路的測(cè)試系統(tǒng)接口，通過(guò)時(shí)cPLD和竹L電路的比較及cPLD在系統(tǒng)中實(shí)現(xiàn)的強(qiáng)大功能，論述了CPLD在測(cè)試系統(tǒng)接口中應(yīng)用的可行性和優(yōu)越性，簡(jiǎn)單介紹了vHDL在CPLD設(shè)計(jì)中的應(yīng)用。實(shí)驗(yàn)證明用CPLD實(shí)現(xiàn)的電路具有集成度高、靈活性強(qiáng)、可靠性高、易于升級(jí)和擴(kuò)展等特點(diǎn)。給出了主要電路圖和時(shí)序仿真圖。
-
基于VHDL邏輯電路設(shè)計(jì)與應(yīng)用
隨著集成電路技術(shù)的高速發(fā)展，VHDL已成為設(shè)計(jì)數(shù)字硬件時(shí)常用的一種重要手段。介紹EDA技術(shù)及VHDL語(yǔ)言特點(diǎn)，以串行加法器為例，分析串行加法器的工作原理，提出了一種基于VHDL語(yǔ)言的加法器設(shè)計(jì)思路，給出串行加法器VHDL源代碼，并在MAX+PLUSII軟件上進(jìn)行仿真通過(guò)。
-
寬帶數(shù)字信道化EDA設(shè)計(jì)
隨著抗干擾通信體制的廣泛應(yīng)用，實(shí)現(xiàn)全概率信號(hào)截獲的接收機(jī)是非常需要的，而其關(guān)鍵是實(shí)時(shí)處理。由于寬帶信號(hào)接收系統(tǒng)的采樣速率很高，很難直接進(jìn)行實(shí)時(shí)處理，采用多相濾波結(jié)構(gòu)后，信道化濾波器被分解成多個(gè)支路，每個(gè)支路的數(shù)據(jù)經(jīng)過(guò)抽取后可以降低數(shù)據(jù)率，便于實(shí)現(xiàn)并行處理。
-
微波EDA電磁場(chǎng)仿真軟件評(píng)述
目前，國(guó)外各種商業(yè)化的微波EDA軟件工具不斷涌現(xiàn)．功能強(qiáng)大，主要應(yīng)用領(lǐng)域相當(dāng)廣泛，特別是在移動(dòng)通信、無(wú)線設(shè)計(jì)、信號(hào)完整性和電磁兼容(EMC)等方面顯得更加突出。本文針對(duì)現(xiàn)行的諸多商業(yè)化微波EDA軟件進(jìn)行了分類、對(duì)比，簡(jiǎn)要介紹了它們各自的功能特點(diǎn)和適用范圍。
-
采用編譯增強(qiáng)技術(shù)，提高高密度FPGA設(shè)計(jì)工作效率
現(xiàn)場(chǎng)可編程門陣列（FPGA）體系創(chuàng)新以及向90nm工藝技術(shù)的過(guò)渡顯著提高了FPGA的密度和性能。FPGA設(shè)計(jì)人員不僅需要更高的邏輯密度和更快的性能表現(xiàn)，還要求具有嵌入式處理器、數(shù)字信號(hào)處理（DSP）模塊以及其他硬件IP結(jié)構(gòu)等復(fù)雜的器件功能。但是，由于FPGA設(shè)計(jì)規(guī)模越來(lái)越大、越來(lái)越復(fù)雜，為了能夠抓住稍縱即逝的市場(chǎng)機(jī)會(huì)，設(shè)計(jì)人員必需盡快完成其設(shè)計(jì)。
-
全球三大半導(dǎo)體EDA軟件巨頭眼里的芯片設(shè)計(jì)挑戰(zhàn)
IC設(shè)計(jì)是將系統(tǒng)、邏輯與性能的設(shè)計(jì)要求轉(zhuǎn)化為具體的物理版圖的過(guò)程， 也是一個(gè)把產(chǎn)品從抽象的過(guò)程一步步具體化、直至最終物理實(shí)現(xiàn)的過(guò)程。全球三大半導(dǎo)體EDA軟件巨頭Cadence、Mentor、Synopsys眼里的芯片設(shè)計(jì)挑戰(zhàn)有哪些？
-
結(jié)合MDA-EDA電子散熱仿真解決方案
隨著目前電子產(chǎn)品的功能越來(lái)越復(fù)雜，功耗越來(lái)越大;系統(tǒng)產(chǎn)生的熱量也越來(lái)越大，而PCB的集成密度卻越來(lái)越高。據(jù)相關(guān)數(shù)據(jù)顯示，PCB板的面積已經(jīng)縮小一半，而板上集成的元器件卻增加了3.5倍，整個(gè)PCB板的集成密度增加了7倍。
-
耕耘7年國(guó)內(nèi)EDA市場(chǎng), Xpeedic芯禾2017用戶大會(huì)
談到IC設(shè)計(jì)就離不開(kāi)EDA工具。何謂EDA?早期，在集成電路還不太復(fù)雜的階段，工程師都是靠手工完成集成電路設(shè)計(jì)，但在超大規(guī)模集成電路時(shí)代，要完成上億晶體管芯片的設(shè)計(jì)，完全靠手工的工作量異常巨大，這時(shí)候就必須采
-
EDA技術(shù)發(fā)展總結(jié)
EDA技術(shù)是在電子CAD技術(shù)基礎(chǔ)上發(fā)展起來(lái)的計(jì)算機(jī)軟件系統(tǒng)，是指以計(jì)算機(jī)為工作平臺(tái)，融合了應(yīng)用電子技術(shù)、計(jì)算機(jī)技術(shù)、信息處理及智能化技術(shù)的最新成果，進(jìn)行電子產(chǎn)品的自動(dòng)設(shè)計(jì)。
-
EDA仿真軟件設(shè)計(jì)超寬帶雙鞭天線
天線作為通信設(shè)備的前端部件，對(duì)通信質(zhì)量起著至關(guān)重要的作用。隨著現(xiàn)代軍事通信系統(tǒng)中跳頻、擴(kuò)頻等技術(shù)的應(yīng)用，尋求天線的寬頻帶、全向性、小型化、共用化成為天線研究中一個(gè)重要課題。
-
EDA，如何突破功率的瓶頸
功率是能量被消耗的速率，這在十年前還不是熱門，但今天已是一個(gè)重要的設(shè)計(jì)考量。系統(tǒng)的能耗會(huì)帶來(lái)熱量、耗盡電池、增加電能分配網(wǎng)絡(luò)的壓力，并且加大成本。移動(dòng)計(jì)算的發(fā)展最先推動(dòng)了對(duì)降低能耗的期望，但能耗的效應(yīng)現(xiàn)在已遠(yuǎn)遠(yuǎn)超出這個(gè)范圍，可能在業(yè)界帶來(lái)一些最大的結(jié)構(gòu)性變化。
- 是德科技創(chuàng)新技術(shù)峰會(huì)來(lái)襲，報(bào)名領(lǐng)好禮
- 安富利3kW模擬電源供應(yīng)器（PSU）解決方案開(kāi)發(fā)板來(lái)襲，申請(qǐng)領(lǐng)好禮
- 得捷芯聞解碼視頻研習(xí)站第五期：打造更安全、更智能、更舒適、高續(xù)航的駕乘體驗(yàn)
- FPGA供電應(yīng)用遇挑戰(zhàn)？MPS高性能FPGA供電解決方案幫你破局
- 得捷芯聞解碼研習(xí)站第四期：網(wǎng)絡(luò)安全芯片，讓您的應(yīng)用系統(tǒng)無(wú)懈可擊
- “變現(xiàn)”指南：上傳資料獲三重紅包，親測(cè)有效！
- 《21ic技術(shù)洞察》系列欄目：AI芯紀(jì)元——AI加持，語(yǔ)?助?再進(jìn)化！
