
AD9854采用80腳LQFP封裝,其內(nèi)部共有40個8位的控制寄存器,分別用來控制輸出信號頻率、相位、幅度、步進(jìn)斜率等,以及一些特殊控制位。下表給出了控制寄存器的分布情況。
和處理大多數(shù)MCU項(xiàng)目時一樣,我打算從示例代碼開始,然后通過各種示例搭建自己的項(xiàng)目。但是對于每一個例子,我發(fā)現(xiàn)越來越不熟悉,并且結(jié)果也越來越混亂。在這里代碼被用來定義對象和調(diào)用函數(shù),這在MCU里倒是很常見,但是有些定義是在高階函數(shù)里進(jìn)行的,而其他的則是在另一個地方。像往常一樣,這些函數(shù)被用來執(zhí)行一個功能或任務(wù),但有一些函數(shù)要依賴于其他函數(shù)而另一些函數(shù)則是獨(dú)立的。正如我試圖對它們發(fā)表評論時所發(fā)現(xiàn)的那樣,那些沒有被直接調(diào)用的代碼仍然是代碼功能的關(guān)鍵。
最近,我在做一個項(xiàng)目,該項(xiàng)目要求我這個MCU迷,轉(zhuǎn)向FPGA開發(fā)。在這個系列博客中,我將介紹如何將現(xiàn)有的MCU知識和經(jīng)驗(yàn)運(yùn)用到FPGA的開發(fā)中。在第一部分中,我介紹了FPGA的優(yōu)缺點(diǎn),以及Terasic DE10 nano開發(fā)套件,并且探討了影響FPGA設(shè)計(jì)的關(guān)鍵因素?,F(xiàn)在,在第2部分,我將分析示例代碼并發(fā)現(xiàn)更多的有用的資源。
我是MCU的長期用戶和狂熱者,特別是對多功能低成本MCU上有著濃厚的興趣,這種MCU模塊能夠通過單芯片實(shí)現(xiàn)優(yōu)秀的通信能力。我做過很多有意思的小玩意,包括:MP3播放器、鬧鐘、無線地面濕度控制系統(tǒng)、寵物活動監(jiān)視器、低功耗藍(lán)牙姿態(tài)控制等。在這些小項(xiàng)目中,MCU實(shí)現(xiàn)信息的收集和傳輸,用起來十分方便。
基于UltraScale架構(gòu)的FPGA實(shí)現(xiàn)數(shù)據(jù)傳輸機(jī)制是通過將高性能的并行專用IO接口和高速的串行收發(fā)器結(jié)合起來實(shí)現(xiàn)的,UltraScale架構(gòu)的串行收發(fā)器傳送數(shù)據(jù)的速率能夠達(dá)到16.3Gbps,滿足主流的串行協(xié)議要求,當(dāng)然傳輸速率也能夠達(dá)到32.75Gbps,允許25G+比特位的地板設(shè)計(jì),而且相對以前的收發(fā)器而言,能夠大大降低每比特位傳輸?shù)墓摹ltraScale架構(gòu)的FPGA芯片中的收發(fā)器都兼容PCIe3.0和PCIe4.0,專用的PCIe集成模塊支持PCIe3.0 X8型端口和根端口的設(shè)計(jì)需求。
作為大規(guī)模FPGA開發(fā)平臺行業(yè)的領(lǐng)導(dǎo)者Dini Group在近日推出了一款面向定制網(wǎng)絡(luò)應(yīng)用,例如TOE(TCP/IP Offload)和線速算法交易應(yīng)用的解決方案——DNPCIE_400G_VU_LL,該平臺基于強(qiáng)大的Xilinx UltraScale+架構(gòu)FPGA,容量高達(dá)2000萬ASIC門。
FPGA和單片機(jī)在概念上的區(qū)別單片機(jī)是什么?單片機(jī)可以簡單理解為集成在單一芯片上的微型計(jì)算機(jī),也有運(yùn)算器、控制器、存儲器、總線及輸入輸出設(shè)備,采用也是存儲程序執(zhí)行的方
我知道,我對與電子有關(guān)的所有事情都很著迷,但不論從哪個角度看,今天的現(xiàn)場可編程門陣列(FPGA),都顯得“鶴立雞群”,真是非常棒的器件。如果在這個智能時代,在這個領(lǐng)域,想擁有一技之長的你還沒有關(guān)注FPGA,那么世界將拋棄你,時代將拋棄你。
”我們是一家純技術(shù)推導(dǎo)出來的公司。“加速云CEO鄔鋼在此次發(fā)布會上多次強(qiáng)調(diào)這一點(diǎn)。而一家技術(shù)推導(dǎo)出來的公司都有什么特點(diǎn)呢?從鄔剛的分享中可以看出來,加速云非常清楚自己要做什么,而且毫不張揚(yáng),腳踏
畫FPGA開發(fā)板所犯的那些錯誤,小編這里先截下我最初畫這個開發(fā)板的一張“慘不忍睹”的PCB讓大家看看。
部分可重配置會涉及到將配置數(shù)據(jù)下載到正在運(yùn)行的系統(tǒng)中。 盡管在芯片和比特流中內(nèi)置了一些保護(hù)措施,比如器件ID,從而確保識別正確的部分,但是作為用戶設(shè)計(jì)的一部分,仍有一些技術(shù)需要理解和實(shí)現(xiàn)。 設(shè)計(jì)人員應(yīng)遵循這些建議,以確保部分可重配置的安全和可預(yù)測性。
4月12日Intel 宣布原始設(shè)備制造商 (OEM) 在其服務(wù)器系列中采用了英特爾現(xiàn)場可編程門陣列 (FPGA) 加速,這是可重新編程芯片的首次重要使用。自從2015年收購了Altera,Intel 一直在推進(jìn) FPGA 與自家至強(qiáng)處理器的軟硬件結(jié)合,果然 Intel 將FPGA玩出了新花樣。
由于這4個時鐘頻率都有一定的倍數(shù)關(guān)系,所以我們也很容易通過調(diào)整合理的計(jì)數(shù)器位寬,達(dá)到4個LED閃爍一致的控制。
學(xué)習(xí)至簡設(shè)計(jì)法,學(xué)會模塊設(shè)計(jì)和模塊劃分技巧。模塊劃分,顧名思義是指模塊的劃分。但是,明德?lián)P至簡設(shè)計(jì)法提出的模塊劃分,是廣義的“模塊劃分”。后續(xù)所提及的
在一個嵌入式系統(tǒng)中使用Linux開發(fā),根據(jù)應(yīng)用需求的不同有不同的配置開發(fā)方法,但是一般都要經(jīng)過如下的過程。
17日下午,加速云在北京召開“加速新科技,驅(qū)動智未來”發(fā)布會,正式推出旗下四大創(chuàng)新產(chǎn)品及三大解決方案。該系列方案,能滿足數(shù)據(jù)和模型規(guī)模不斷擴(kuò)大的需求,助力深度學(xué)習(xí)模型高效運(yùn)轉(zhuǎn)。
計(jì)算機(jī)發(fā)展到今天,已經(jīng)大大改變了我們的生活,我們已經(jīng)進(jìn)入了智能化的時代。但要是想實(shí)現(xiàn)影視作品中那樣充分互動的人工智能與人機(jī)互動系統(tǒng),就不得不提到深度學(xué)習(xí)。
近日,英特爾宣布原始設(shè)備制造商 (OEM) 在其服務(wù)器系列中采用了英特爾現(xiàn)場可編程門陣列 (FPGA) 加速。這是可重新編程芯片的首次重要使用,旨在加速現(xiàn)代數(shù)據(jù)中心中的主流應(yīng)用。
目前嵌入式視覺領(lǐng)域最熱門的話題之一就是機(jī)器學(xué)習(xí)。機(jī)器學(xué)習(xí)涵蓋多個行業(yè)大趨勢,不僅在嵌入式視覺 (EV) ,而且在工業(yè)物聯(lián)網(wǎng) (IIoT) 和云計(jì)算中均發(fā)揮著極為顯赫的作用。對不熟悉機(jī)器學(xué)習(xí)的人來說,很多時候機(jī)器學(xué)習(xí)是通過神經(jīng)網(wǎng)絡(luò)創(chuàng)建和訓(xùn)練來實(shí)現(xiàn)的。神經(jīng)網(wǎng)絡(luò)一語極為寬泛,包含相當(dāng)數(shù)量的截然不同的子類別。這些子類別的名稱一般用于識別被實(shí)現(xiàn)的網(wǎng)絡(luò)的具體類型。這些網(wǎng)絡(luò)均在大腦皮層上建模,在大腦皮層中每個神經(jīng)元接收輸入、處理輸入并將其傳達(dá)給另一個神經(jīng)元。因此神經(jīng)元一般由輸入層、多個隱藏內(nèi)部層和一個輸出層組成。
同步數(shù)字序列(Synchronous Digital Hierarchy)是一種全新的傳輸網(wǎng)體制,自從90年代初出現(xiàn)以來,SDH以其各方面的優(yōu)越性迅速成為通信網(wǎng)絡(luò)的骨干網(wǎng)絡(luò)。目前世界各國大多以SDH作