
智能環(huán)境清潔器由于可代替人進(jìn)行環(huán)境清潔工作,已日漸成為人們研究的焦點。雖然它們實現(xiàn)了智能,但大多結(jié)構(gòu)復(fù)雜、集成度高,不利于開發(fā)者拓展其功能。在研究并總結(jié)市場上相對成熟產(chǎn)品的基礎(chǔ)上,本文基于可編程性強(qiáng)的
IC制造技術(shù)的發(fā)展推動著芯片向更高集成度方向前進(jìn),從而能夠?qū)⒄麄€系統(tǒng)設(shè)計到單個芯片中構(gòu)成片上系統(tǒng)SoC(System on Chip)。SoC采用全局同步型共享總線通信結(jié)構(gòu)。這類系統(tǒng)由于掛在總線上的設(shè)備在通信時對總線的獨占性
摘要 以MPC8313E芯片為平臺,介紹了一個基于嵌入式Linux探作系統(tǒng)的雙口RAM設(shè)備驅(qū)動。通過該設(shè)備驅(qū)動搭建Linux服務(wù)器,利用緩存技術(shù)實時讀取FPGA雙口RAM數(shù)據(jù),最終實現(xiàn)將海量圖像數(shù)據(jù)高速上傳至PC端。 關(guān)鍵詞 嵌入式
摘要 對DDR SDRAM的基本工作特性以及時序進(jìn)行了分析與研究,基于FPGA提出了一種通用的DDRSDRAM控制器設(shè)計方案。在Modelaim上通過了軟件功能仿真,并在FPGA芯片上完成了硬件驗證。結(jié)果表明,該控制器能夠較好地完成DD
近年來,F(xiàn)PGA應(yīng)用需求與日俱增,不論是無線通訊基礎(chǔ)設(shè)備、工控自動化、連網(wǎng)汽車、醫(yī)療成像以及航太軍事等嵌入式應(yīng)用領(lǐng)域,都相當(dāng)需要FPGA的可編程邏輯組合實現(xiàn)各種功能。為了替各種不同應(yīng)用需求量身訂制所需產(chǎn)品,A
摘要:針對現(xiàn)在對機(jī)載數(shù)據(jù)采集系統(tǒng)中總線技術(shù)的要求,采用Altera公司的CycloneIII系列FPGA EP3C40F484,在數(shù)據(jù)采集系統(tǒng)中實現(xiàn)了自定義數(shù)據(jù)采集總線MCMB的設(shè)計。通過Modelsim進(jìn)行功能仿真,并利用QuartusⅡ自帶的仿真
摘要 設(shè)計實現(xiàn)一種基于FPGA的視頻采集顯示系統(tǒng),包括視頻圖像的采集、處理與顯示3個部分。視頻圖像部分采用CCD攝像頭OV7670作為視頻數(shù)據(jù)的采集,利用在FPGA中構(gòu)建FIFO并配合SDRAM高速讀寫實現(xiàn)視頻圖像數(shù)據(jù)的高速緩存
摘要 采用特定頻率的聲音信號作為聲源對小車進(jìn)行導(dǎo)航,使小車能夠通過接收和處理聲信號以確定聲源方向和位置,并行進(jìn)至聲源處的功能。其中,用硬件濾波電路對聲信號進(jìn)行濾波處理,由FPGA計算聲信號到達(dá)的時間差,單片
在電機(jī)驅(qū)動系統(tǒng)應(yīng)用中,多相電機(jī)驅(qū)動系統(tǒng)可以應(yīng)用在供電電壓受限制的場合,其作用是:(1)解決低壓大功率的問題;(2)減小振動和噪音。由于電機(jī)相數(shù)增加,輸出轉(zhuǎn)矩脈動減小、脈動頻率增加,使驅(qū)動系統(tǒng)低速特性得到很大的
概述隨著電子設(shè)計自動化(EDA)技術(shù)的發(fā)展,可編程邏輯器件FPGA/CPLD已經(jīng)在許多方面得到了廣泛應(yīng)用,而UART(通用異步收發(fā)器) 是在數(shù)字通信和控制系統(tǒng)中廣泛使用的串行數(shù)據(jù)傳輸協(xié)議。因此越來越多用戶根據(jù)自己的需要,以
與28nm的追逐戰(zhàn)不同,當(dāng)Altera一邊廂大力推進(jìn)其基于下一代工藝的產(chǎn)品系列時,賽靈思并沒有馬上跟進(jìn)或很激進(jìn)的開始火拼之勢,而是淡定的盡己之事,為自己的FPGA產(chǎn)品做很好的未來市場定位,打造一種理念。我們知道賽靈
摘要:由于紅外圖像預(yù)處理算法自身的復(fù)雜性,使得紅外圖像在DSP中的預(yù)處理時間較長。針對這一問題,提出一種基于FPGA的實時紅外圖像預(yù)處理方法。該方法采用了流水線技術(shù)來并行完成非均勻校正、空間濾波、直方圖統(tǒng)計等
Analog Devices, Inc.與Xilinx® Inc.和MathWorks Inc.將合作舉辦一系列面向模擬、混合信號和嵌入式系統(tǒng)工程師的設(shè)計會議。會議的主題是“Discuss. Design. Deliver.”,高性能模擬、現(xiàn)場可編程門陣列
隨著現(xiàn)代通信技術(shù)的迅速發(fā)展,信號的調(diào)制方式向多樣化發(fā)展,解淵技術(shù)也隨之不斷向前發(fā)展。為了對高速大帶寬的信號進(jìn)行實時解調(diào),現(xiàn)在很多的解調(diào)關(guān)鍵算法都是在高速硬件上用可編程邏輯器件(FPGA)實觀,利用FPGA強(qiáng)大的
Analog Devices, Inc.(NASDAQ:ADI)與Xilinx Inc.和MathWorks Inc.將合作舉辦一系列面向模擬、混合信號和嵌入式系統(tǒng)工程師的設(shè)計會議。會議的主題是“Discuss. Design. Deliver.”,高性能模擬、現(xiàn)場可編程
賽靈思公司 (Xilinx, Inc. )及其生態(tài)系統(tǒng)企業(yè)日前在2013年美國廣播電視設(shè)備展覽會(NAB 2013)上展示先進(jìn)的All Programmable和更智能專業(yè)廣播系統(tǒng)。這些系統(tǒng)都是采用賽靈思的解決方案專門針對視頻和Smarter Vision應(yīng)用
近日,Altera公司在業(yè)界首次展示Intel QuickPath互聯(lián)(QPI)協(xié)議1.1支持的FPGA本地代理(Home Agent)。與Intel的Sandy Bridge XEON處理器相連接,這一演示在Pactron Vigor開發(fā)平臺上采用了Altera Stratix V FPGA,它被配
從Xilinx公司推出FPGA二十多年來,研發(fā)工作大大提高了FPGA的速度和面積效率,縮小了FPGA與ASIC之間的差距,使FPGA成為實現(xiàn)數(shù)字電路的優(yōu)選平臺。今天,功耗日益成為FPGA供應(yīng)商及其客戶關(guān)注的問題。降低FPGA功耗是降低
隨著信息技術(shù)的發(fā)展以及數(shù)字集成電路速度的提高,實時處理大量數(shù)據(jù)已經(jīng)成為現(xiàn)實,但在一些特殊條件下,無法實時傳輸數(shù)據(jù),必須使用存儲測試方法。該方法是在不影響被測對象或在允許的范圍下,將微型存儲測試系統(tǒng)置入
21ic訊 Altera公司日期宣布,在業(yè)界首次展示Intel QuickPath互聯(lián)(QPI)協(xié)議1.1支持的FPGA本地代理(Home Agent)。與Intel的Sandy Bridge XEON處理器相連接,這一演示在Pactron Vigor開發(fā)平臺上采用了Altera® Str