FPGA

我要報(bào)錯

FPGA（Field－Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。

光子集成電路與FPGA混合集成的挑戰(zhàn)與突破

光子集成電路（PIC）憑借其高帶寬、低功耗的優(yōu)勢，正成為5G基站、數(shù)據(jù)中心光模塊的核心組件。而FPGA以其靈活可編程特性，在數(shù)字信號處理、通信系統(tǒng)等領(lǐng)域占據(jù)主導(dǎo)地位。兩者的混合集成被視為突破算力與帶寬瓶頸的關(guān)鍵路徑，但技術(shù)融合過程中仍面臨多重挑戰(zhàn)。

通信技術(shù)
2025-11-20

光子集成電路 FPGA PIC
定制未來，共建生態(tài)，米爾出席安路研討會

在數(shù)字化浪潮席卷全球的今天，F(xiàn)PGA技術(shù)正成為驅(qū)動創(chuàng)新的核心引擎。2025年11月12日，米爾出席安路科技2025 AEC FPGA技術(shù)沙龍·北京專場，與技術(shù)專家及行業(yè)伙伴齊聚一堂，探討前沿技術(shù)趨勢，解鎖場景化定制方案，共建開放共贏的FPGA新生態(tài)!

米爾電子
2025-11-13

處理器嵌入式 FPGA
Altera CEO談中國戰(zhàn)略：30年深耕后的“雙向創(chuàng)新”

11月5日，Altera在北京舉辦了媒體溝通會。這是自英特爾旗下FPGA業(yè)務(wù)被私募股權(quán)公司銀湖資本收購多數(shù)股權(quán)并重新以“Altera”之名獨(dú)立運(yùn)營后，其新任CEO在中國的首次公開亮相。

蔡璐
2025-11-10

FPGA
米爾與安路聯(lián)合亮相VisionChina 2025，共推FPGA視覺方案

2025年10月28日，由機(jī)器視覺產(chǎn)業(yè)聯(lián)盟主辦的“2025深圳機(jī)器視覺展暨機(jī)器視覺技術(shù)及工業(yè)應(yīng)用研討會(Vision China)”在深圳國際會展中心(寶安)9號館隆重啟幕。展會以“VISION+AI賦能電子制造升級”為主題，聚焦人工智能與機(jī)器視覺技術(shù)在電子制造全產(chǎn)業(yè)鏈中的融合與創(chuàng)新，集中展示AI技術(shù)在提升視覺系統(tǒng)能力、突破行業(yè)應(yīng)用瓶頸方面的前沿成果與解決方案。

米爾電子
2025-10-31

機(jī)器視覺 AI FPGA
面向先進(jìn)處理解決方案的低壓大電流設(shè)計(jì)

為搭載先進(jìn)系統(tǒng)級芯片(SoC)、FPGA及微處理器的工業(yè)、汽車、服務(wù)器、電信與數(shù)據(jù)通信應(yīng)用提供運(yùn)行保障

ADI
2025-10-27

微處理器 SoC FPGA
移位加法替代乘法器：FPGA資源優(yōu)化的高效實(shí)踐

在FPGA設(shè)計(jì)中，乘法器作為核心運(yùn)算單元，其資源消耗常占設(shè)計(jì)總量的30%以上。尤其在實(shí)現(xiàn)高精度計(jì)算或大規(guī)模矩陣運(yùn)算時，DSP塊的過度使用會導(dǎo)致時序收斂困難和成本上升。通過移位加法替代傳統(tǒng)乘法器，可在保持計(jì)算精度的同時，顯著降低資源占用。本文將深入探討這一優(yōu)化技術(shù)的實(shí)現(xiàn)原理與工程實(shí)踐。

電子設(shè)計(jì)自動化
2025-10-23

移位加法 FPGA
FPGA在DNN中的部署策略：從算法優(yōu)化到硬件協(xié)同設(shè)計(jì)

在人工智能硬件加速領(lǐng)域，F(xiàn)PGA憑借其可重構(gòu)計(jì)算架構(gòu)和低延遲特性，成為深度神經(jīng)網(wǎng)絡(luò)（DNN）部署的核心平臺。與傳統(tǒng)GPU的固定計(jì)算流水線不同，F(xiàn)PGA通過動態(tài)配置硬件資源，可實(shí)現(xiàn)從卷積層到全連接層的全流程優(yōu)化。本文將從算法級優(yōu)化、硬件架構(gòu)設(shè)計(jì)、協(xié)同設(shè)計(jì)方法三個維度，解析FPGA在DNN部署中的關(guān)鍵策略。

電子設(shè)計(jì)自動化
2025-10-23

算法 DNN FPGA
FPGA動態(tài)電源管理：低功耗場景下的技術(shù)突破與應(yīng)用實(shí)踐

在物聯(lián)網(wǎng)、邊緣計(jì)算和便攜式設(shè)備快速發(fā)展的背景下，F(xiàn)PGA的動態(tài)電源管理技術(shù)已成為突破功耗瓶頸的核心手段。通過動態(tài)電壓頻率調(diào)節(jié)（DVFS）、多電源域劃分和自適應(yīng)電源門控等創(chuàng)新技術(shù)，現(xiàn)代FPGA可在保持高性能的同時，將功耗降低60%以上。本文以Xilinx Zynq UltraScale+ MPSoC和萊迪思CrossLinkU-NX為例，系統(tǒng)解析動態(tài)電源管理的技術(shù)原理與實(shí)踐路徑。

電源
2025-10-23

動態(tài)電源管理 FPGA
衛(wèi)星通信載荷中抗輻射FPGA的動態(tài)重構(gòu)策略

在衛(wèi)星通信載荷向高吞吐量、低時延方向演進(jìn)的過程中，傳統(tǒng)靜態(tài)FPGA架構(gòu)面臨輻射導(dǎo)致配置失效、資源利用率低下等挑戰(zhàn)。Microchip RT PolarFire系列FPGA在衛(wèi)星通信中的實(shí)踐表明，動態(tài)重構(gòu)技術(shù)結(jié)合抗輻射設(shè)計(jì)，可將系統(tǒng)可靠性提升40%，資源利用率提高60%。這種技術(shù)組合已成為低軌衛(wèi)星星座、深空探測等場景的核心支撐。

智能應(yīng)用
2025-10-23

衛(wèi)星通信 FPGA
光子-電子混合集成FPGA的帶寬擴(kuò)展策略：硅光模塊賦能太赫茲通信

在6G通信、量子計(jì)算與人工智能的交叉領(lǐng)域，太赫茲級通信帶寬已成為突破算力瓶頸的核心需求。傳統(tǒng)電互連方案因RC延遲和功耗限制，難以支撐超過100Gbps的傳輸速率。而光子-電子混合集成FPGA通過硅光模塊與高速電子電路的深度融合，開辟了從GHz向THz跨越的新路徑。

智能應(yīng)用
2025-10-23

光子-電子寬帶擴(kuò)展 FPGA
腦機(jī)接口中嵌入式FPGA的信號采集與預(yù)處理：實(shí)時交互的硬件革命

腦機(jī)接口（BCI）通過解碼神經(jīng)電信號實(shí)現(xiàn)人腦與外部設(shè)備的直接交互，其核心挑戰(zhàn)在于如何從微伏級噪聲中提取高保真神經(jīng)信號。嵌入式FPGA（現(xiàn)場可編程門陣列）憑借其并行計(jì)算能力、低延遲特性及動態(tài)重構(gòu)優(yōu)勢，已成為突破這一瓶頸的關(guān)鍵硬件平臺。本文從信號采集、預(yù)處理算法及硬件實(shí)現(xiàn)三個維度，解析FPGA在腦機(jī)接口中的技術(shù)路徑。

智能應(yīng)用
2025-10-23

腦機(jī)接口 BCI FPGA
數(shù)字孿生系統(tǒng)的嵌入式FPGA實(shí)時仿真模塊：技術(shù)突破與行業(yè)實(shí)踐

在工業(yè)4.0與元宇宙的雙重驅(qū)動下，數(shù)字孿生系統(tǒng)正從離線仿真向?qū)崟r交互演進(jìn)。嵌入式FPGA（現(xiàn)場可編程門陣列）憑借其動態(tài)重構(gòu)能力、低延遲特性及高并行計(jì)算優(yōu)勢，成為構(gòu)建數(shù)字孿生實(shí)時仿真模塊的核心硬件。該技術(shù)通過硬件加速與軟件協(xié)同，將物理實(shí)體的虛擬映射延遲壓縮至毫秒級，為智能制造、船舶動力、能源管理等領(lǐng)域提供關(guān)鍵支撐。

智能應(yīng)用
2025-10-23

數(shù)字孿生 FPGA
元宇宙基礎(chǔ)設(shè)施中的嵌入式FPGA邊緣渲染節(jié)點(diǎn)：技術(shù)突破與場景實(shí)踐

在元宇宙的構(gòu)建中，實(shí)時渲染與低延遲交互是決定用戶體驗(yàn)的核心指標(biāo)。傳統(tǒng)云端渲染模式因網(wǎng)絡(luò)傳輸延遲和帶寬限制，難以滿足元宇宙對“視網(wǎng)膜級”視覺效果和毫秒級響應(yīng)的需求。嵌入式FPGA邊緣渲染節(jié)點(diǎn)通過將計(jì)算能力下沉至網(wǎng)絡(luò)邊緣，結(jié)合動態(tài)重構(gòu)與異構(gòu)加速技術(shù)，為元宇宙提供了高實(shí)時性、低功耗的渲染解決方案。

智能應(yīng)用
2025-10-23

元宇宙 FPGA
硬件木馬檢測的FPGA動態(tài)驗(yàn)證方法：多模態(tài)融合與實(shí)時監(jiān)測

在集成電路全球化制造趨勢下，硬件木馬已成為威脅芯片安全的核心隱患。這類惡意電路通過篡改設(shè)計(jì)或制造流程植入，可引發(fā)信息泄露、系統(tǒng)癱瘓等嚴(yán)重后果。FPGA因其可重構(gòu)特性成為硬件木馬攻擊的高危目標(biāo)，其動態(tài)驗(yàn)證技術(shù)需突破傳統(tǒng)靜態(tài)檢測的局限性，構(gòu)建覆蓋設(shè)計(jì)、制造、部署全生命周期的防護(hù)體系。

智能硬件
2025-10-23

硬件 FPGA
基因測序儀的FPGA硬件加速模塊：從算法到芯片的革新

基因測序作為生命科學(xué)的核心技術(shù)，其數(shù)據(jù)處理需求正以指數(shù)級增長。以人類全基因組測序?yàn)槔?，二代測序（NGS）產(chǎn)生的原始數(shù)據(jù)量高達(dá)數(shù)百GB，而三代測序（如PacBio）的單分子長讀長技術(shù)更將數(shù)據(jù)規(guī)模推向TB級。在此背景下，F(xiàn)PGA（現(xiàn)場可編程門陣列）憑借其并行計(jì)算、低功耗和可重構(gòu)特性，成為突破測序數(shù)據(jù)處理瓶頸的關(guān)鍵工具。

智能應(yīng)用
2025-10-23

硬件加速基因測序儀 FPGA
儲能系統(tǒng)BMS中的FPGA高精度電壓采樣模塊設(shè)計(jì)

在新能源儲能系統(tǒng)規(guī)?；渴鸬谋尘跋?，電池管理系統(tǒng)（BMS）作為保障電池安全與延長壽命的核心部件，其電壓采樣精度直接影響SOC估算誤差和過充保護(hù)可靠性?；贔PGA的高精度電壓采樣模塊，通過硬件并行處理與動態(tài)校準(zhǔn)技術(shù)，將采樣誤差壓縮至±0.5mV以內(nèi)，為儲能系統(tǒng)提供關(guān)鍵數(shù)據(jù)支撐。

智能應(yīng)用
2025-10-23

儲能系統(tǒng) BMS FPGA
邊緣數(shù)據(jù)中心網(wǎng)絡(luò)中的FPGA智能網(wǎng)卡設(shè)計(jì)：重構(gòu)低時延網(wǎng)絡(luò)架構(gòu)

在邊緣數(shù)據(jù)中心向5G+AIoT場景演進(jìn)的過程中，傳統(tǒng)網(wǎng)卡架構(gòu)已難以滿足微秒級時延與百Gbps帶寬的雙重需求。以FPGA為核心的智能網(wǎng)卡通過硬件加速與協(xié)議卸載，在蘇州工業(yè)園區(qū)邊緣計(jì)算試點(diǎn)中實(shí)現(xiàn)98.7%的包處理效率提升，為自動駕駛、工業(yè)互聯(lián)網(wǎng)等場景提供了關(guān)鍵網(wǎng)絡(luò)基礎(chǔ)設(shè)施。

智能應(yīng)用
2025-10-23

智能網(wǎng)卡邊緣數(shù)據(jù) FPGA
車路協(xié)同中FPGA實(shí)現(xiàn)的V2X通信加密模塊：國密算法硬件加速與低延遲處理

在智能交通系統(tǒng)向L4/L5級自動駕駛演進(jìn)的過程中，車路協(xié)同（V2X）通信的安全性已成為關(guān)鍵技術(shù)瓶頸。據(jù)中國智能交通協(xié)會2023年報(bào)告，我國V2X通信設(shè)備滲透率已達(dá)28%，但因安全漏洞導(dǎo)致的交通事故占比仍高達(dá)7.3%。針對這一挑戰(zhàn)，基于FPGA的V2X通信加密模塊通過集成國密算法硬件加速引擎與低延遲處理架構(gòu)，實(shí)現(xiàn)了每秒萬級消息的實(shí)時驗(yàn)簽?zāi)芰?，為車路協(xié)同提供了可信的通信基礎(chǔ)。

汽車電子
2025-10-23

V2X通信加密 FPGA
量子-經(jīng)典混合計(jì)算中的FPGA控制單元設(shè)計(jì)：量子比特調(diào)控與經(jīng)典數(shù)據(jù)處理的實(shí)時協(xié)同

在量子計(jì)算與經(jīng)典計(jì)算融合的浪潮中，量子-經(jīng)典混合計(jì)算架構(gòu)成為突破量子糾錯、實(shí)時反饋等關(guān)鍵技術(shù)瓶頸的核心路徑。FPGA（現(xiàn)場可編程門陣列）憑借其可重構(gòu)性、低延遲和并行處理能力，成為連接量子比特調(diào)控與經(jīng)典數(shù)據(jù)處理的"橋梁"。本文以量子密鑰分發(fā)（QKD）和量子誤差校正（QEC）為典型場景，探討FPGA控制單元如何實(shí)現(xiàn)量子-經(jīng)典系統(tǒng)的實(shí)時協(xié)同。

嵌入式分享
2025-10-23

控制單元量子計(jì)算 FPGA
數(shù)據(jù)中心FPGA資源調(diào)度與任務(wù)分配策略：從靜態(tài)分配到動態(tài)智能優(yōu)化

在數(shù)據(jù)中心異構(gòu)計(jì)算架構(gòu)中，F(xiàn)PGA憑借其低延遲、高并行性和可重構(gòu)特性，已成為加速金融風(fēng)控、基因測序等關(guān)鍵任務(wù)的硬件底座。然而，傳統(tǒng)靜態(tài)資源分配方式導(dǎo)致FPGA利用率不足30%，而動態(tài)調(diào)度技術(shù)可將資源效率提升至85%以上。本文聚焦數(shù)據(jù)中心場景下的FPGA資源調(diào)度策略，結(jié)合硬件架構(gòu)與軟件算法實(shí)現(xiàn)性能突破。

智能應(yīng)用
2025-10-23

數(shù)據(jù)中心 FPGA

首頁上一頁 1 2 3 4 5 6 7 8 9 10 下一頁尾頁

FPGA

光子集成電路與FPGA混合集成的挑戰(zhàn)與突破

定制未來，共建生態(tài)，米爾出席安路研討會

Altera CEO談中國戰(zhàn)略：30年深耕后的“雙向創(chuàng)新”

米爾與安路聯(lián)合亮相VisionChina 2025，共推FPGA視覺方案

面向先進(jìn)處理解決方案的低壓大電流設(shè)計(jì)

移位加法替代乘法器：FPGA資源優(yōu)化的高效實(shí)踐

FPGA在DNN中的部署策略：從算法優(yōu)化到硬件協(xié)同設(shè)計(jì)

FPGA動態(tài)電源管理：低功耗場景下的技術(shù)突破與應(yīng)用實(shí)踐

衛(wèi)星通信載荷中抗輻射FPGA的動態(tài)重構(gòu)策略

光子-電子混合集成FPGA的帶寬擴(kuò)展策略：硅光模塊賦能太赫茲通信

腦機(jī)接口中嵌入式FPGA的信號采集與預(yù)處理：實(shí)時交互的硬件革命

數(shù)字孿生系統(tǒng)的嵌入式FPGA實(shí)時仿真模塊：技術(shù)突破與行業(yè)實(shí)踐

元宇宙基礎(chǔ)設(shè)施中的嵌入式FPGA邊緣渲染節(jié)點(diǎn)：技術(shù)突破與場景實(shí)踐

硬件木馬檢測的FPGA動態(tài)驗(yàn)證方法：多模態(tài)融合與實(shí)時監(jiān)測

基因測序儀的FPGA硬件加速模塊：從算法到芯片的革新

儲能系統(tǒng)BMS中的FPGA高精度電壓采樣模塊設(shè)計(jì)

邊緣數(shù)據(jù)中心網(wǎng)絡(luò)中的FPGA智能網(wǎng)卡設(shè)計(jì)：重構(gòu)低時延網(wǎng)絡(luò)架構(gòu)

車路協(xié)同中FPGA實(shí)現(xiàn)的V2X通信加密模塊：國密算法硬件加速與低延遲處理

量子-經(jīng)典混合計(jì)算中的FPGA控制單元設(shè)計(jì)：量子比特調(diào)控與經(jīng)典數(shù)據(jù)處理的實(shí)時協(xié)同

數(shù)據(jù)中心FPGA資源調(diào)度與任務(wù)分配策略：從靜態(tài)分配到動態(tài)智能優(yōu)化

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(人)

熱門活動

課程視頻