FPGA

我要報錯

FPGA（Field－Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。

采用FPGA/MCU技術(shù)的光電式滾轉(zhuǎn)角測量儀的解決方案

本文設(shè)計基于FPGA/MCU的光電式滾轉(zhuǎn)角測量儀，安裝于實驗轉(zhuǎn)臺上，實時輸出滾轉(zhuǎn)角度值，為彈體的滾轉(zhuǎn)角測量提供對照基準(zhǔn)，并可與上位機(jī)進(jìn)行通信，將數(shù)據(jù)傳送到主機(jī)中進(jìn)行后續(xù)處理?！　∠到y(tǒng)整體方案　　滾轉(zhuǎn)角測量儀物

數(shù)字電源
2010-12-08

測量儀 FPGA MCU 光電式
采用FPGA/MCU技術(shù)的光電式滾轉(zhuǎn)角測量儀的解決方案

采用FPGA/MCU技術(shù)的光電式滾轉(zhuǎn)角測量儀的解決方案

嵌入式教程
2010-12-08

測量儀 FPGA MCU 光電式
FPGA低功耗設(shè)計注意事項

FPGA的功耗高度依賴于用戶的設(shè)計，沒有哪種單一的方法能夠?qū)崿F(xiàn)這種功耗的降低，如同其它多數(shù)事物一樣，降低功耗的設(shè)計就是一種協(xié)調(diào)和平衡藝術(shù)，在進(jìn)行低功耗器件的設(shè)計時，人們必須仔細(xì)權(quán)衡性能、易用性、成本、密度

數(shù)字電源
2010-12-08

工程師時鐘低功耗設(shè)計 FPGA
FPGA低功耗設(shè)計注意事項

FPGA低功耗設(shè)計注意事項

嵌入式軟件
2010-12-08

工程師時鐘低功耗設(shè)計 FPGA
FPGA低功耗設(shè)計注意事項

FPGA低功耗設(shè)計注意事項

嵌入式教程
2010-12-08

工程師時鐘低功耗設(shè)計 FPGA
基于FPGA和硬件描述語言Verilog的液晶顯示控制器的設(shè)計

本設(shè)計是一種基于FPGA(現(xiàn)場可編程門陣列)的液晶顯示控制器。與集成電路控制器相比，F(xiàn)PGA更加靈活，可以針對小同的液晶顯示模塊更改時序信號和顯示數(shù)據(jù)。FPGA的集成度、復(fù)雜度和面積優(yōu)勢使得其日益成為一種頗具吸引力

數(shù)字電源
2010-12-08

硬件描述語言液晶顯示控制器 VERILOG FPGA
基于FPGA和硬件描述語言Verilog的液晶顯示控制器的設(shè)計

基于FPGA和硬件描述語言Verilog的液晶顯示控制器的設(shè)計

嵌入式教程
2010-12-08

硬件描述語言液晶顯示控制器 VERILOG FPGA
FPGA的低功耗設(shè)計分析

FPGA的功耗高度依賴于用戶的設(shè)計，沒有哪種單一的方法能夠?qū)崿F(xiàn)這種功耗的降低，在進(jìn)行低功耗器件的設(shè)計時，人們必須仔細(xì)權(quán)衡性能、易用性、成本、密度以及功率等諸多指標(biāo)。　　盡管基于90nm工藝的FPGA的功耗已低于先

數(shù)字電源
2010-12-08

時鐘低功耗設(shè)計 I/O FPGA
FPGA的低功耗設(shè)計分析

FPGA的低功耗設(shè)計分析

嵌入式軟件
2010-12-08

時鐘低功耗設(shè)計 I/O FPGA
FPGA的低功耗設(shè)計分析

FPGA的低功耗設(shè)計分析

嵌入式教程
2010-12-08

時鐘低功耗設(shè)計 I/O FPGA
基于Flash構(gòu)架的模數(shù)混合的FPGA在心電監(jiān)控儀上的應(yīng)用設(shè)計

Fution系列的FPGA是世界上首個基于Flash構(gòu)架的模數(shù)混合的FPGA，即在數(shù)字FPGA的基礎(chǔ)上加入了模擬電路部分，解決了傳統(tǒng)模擬電路和FPGA分離給設(shè)計帶來的諸多問題，降低了PCB板的制作難度，縮小了產(chǎn)品的體積。FPGA的可編

數(shù)字電源
2010-12-08

Flash 應(yīng)用設(shè)計監(jiān)控儀 FPGA
基于Flash構(gòu)架的模數(shù)混合的FPGA在心電監(jiān)控儀上的應(yīng)用設(shè)計

基于Flash構(gòu)架的模數(shù)混合的FPGA在心電監(jiān)控儀上的應(yīng)用設(shè)計

嵌入式教程
2010-12-08

Flash 應(yīng)用設(shè)計監(jiān)控儀 FPGA
怎樣在FPGA中處理開關(guān)控制信號

本系統(tǒng)設(shè)計利用FPGA間接控制2塊MAX4312選通所需要的視頻通道，實現(xiàn)各個視頻通道間相互切換。根據(jù)開關(guān)控制信號的設(shè)計思想在FPGA中對撥動開關(guān)輸入信號做去抖動處理，然后對不同的開關(guān)操作進(jìn)行編碼，最后將信號送給DSP進(jìn)

數(shù)字電源
2010-12-08

信號開關(guān)控制 BSP FPGA
怎樣在FPGA中處理開關(guān)控制信號

怎樣在FPGA中處理開關(guān)控制信號

嵌入式教程
2010-12-08

信號開關(guān)控制 BSP FPGA
基于FPGA的誘發(fā)電位儀系統(tǒng)設(shè)計

摘要：設(shè)計了基于FPGA的誘發(fā)電位儀完整系統(tǒng)。首先給出了整個誘發(fā)電位儀的總體設(shè)計，討論了FPGA作為主芯片的各模塊集成設(shè)計，在此基礎(chǔ)上論述了ADSl258模／教轉(zhuǎn)換芯片的特點并給出了其與FPGA的接口電路設(shè)計。該誘發(fā)電位

數(shù)字電源
2010-12-08

系統(tǒng)設(shè)計誘發(fā)電位 BSP FPGA
基于單片機(jī)和FPGA的人機(jī)交互系統(tǒng)的設(shè)計

摘要：在儀器儀表電路中，人機(jī)交互界面是必不可少的環(huán)節(jié)。為了解決單純采用單片機(jī)制作的系統(tǒng)功耗高、速度慢、電路結(jié)構(gòu)繁瑣的問題，同時為了發(fā)揮出單片機(jī)的靈活性和FPGA的高速性，系統(tǒng)采用C805lF020單片機(jī)和CycloneⅡ

電子設(shè)計自動化
2010-12-07

人機(jī)交互系統(tǒng) BSP 基于單片機(jī) FPGA
一款基于FPGA的RFID閱讀器設(shè)計

針對現(xiàn)有的 RFID 閱讀器具有體積大和不容易升級的缺點，依據(jù) FPGA具有開發(fā)簡單，靜態(tài)可重復(fù)編程和動態(tài)在系統(tǒng)編程的特點，研究了基于 FPGA 的 RFID 閱讀器，該種閱讀器具有結(jié)構(gòu)靈活，體積小，升級容易和方便實現(xiàn)不同的外設(shè)接口等優(yōu)點，閱讀器以 FGPA 芯片為核心，實現(xiàn)了 RFID 閱讀器的各種設(shè)備接口，采用串口中斷服務(wù)程序接收標(biāo)簽的數(shù)據(jù)信息，LCD 顯示標(biāo)簽的數(shù)據(jù)信息。在 FPGA 集成開發(fā)環(huán)境中編譯，調(diào)試和綜合，使用專用下載線將程序下載到 FPGA 芯片中實現(xiàn)其功能。實驗結(jié)果表明：FPGA 可以有效的實現(xiàn) RFID 閱讀器。該方法不僅縮小了體積，而且降低了功耗，具有廣泛的使用價值。

電子設(shè)計自動化
2010-12-06

UART RFID閱讀器 RTL FPGA
基于FPGA和TMS320DM642的CCD圖像采集和處理系統(tǒng)硬件設(shè)計

本文面向?qū)崟r圖像采集和處理，采用模塊化設(shè)計思想，以TMS320DM642、SAA7115、OSD FPGA等實現(xiàn)了視頻圖像采集和處理系統(tǒng)的硬件電路，該系統(tǒng)電路簡單、結(jié)構(gòu)緊湊、調(diào)節(jié)靈活、可靠性高、實時性強(qiáng)的特點，通過驗證，滿足設(shè)計的應(yīng)用要求，可為今后視頻圖像采集和處理的進(jìn)一步研發(fā)提供參考。

電子設(shè)計自動化
2010-12-06

處理系統(tǒng) 硬件設(shè)計圖像采集 FPGA
基于FPGA的人工神經(jīng)網(wǎng)絡(luò)系統(tǒng)的實現(xiàn)方法

摘要：為了改變?nèi)斯ど窠?jīng)網(wǎng)絡(luò)的研究僅僅局限于算法，只是在通用的串行或并行計算機(jī)上模擬實現(xiàn)的現(xiàn)狀，針對函數(shù)逼近問題，將BP神經(jīng)網(wǎng)絡(luò)的結(jié)構(gòu)分為3個模塊，采用VHDL語言完成對各個模塊的硬件描述，并使用Altera公司的Q

電子設(shè)計自動化
2010-12-06

神經(jīng)網(wǎng)絡(luò) 網(wǎng)絡(luò)系統(tǒng) BSP FPGA
基于FPGA的自適應(yīng)鎖相環(huán)設(shè)計

摘要：利用鎖相環(huán)進(jìn)行載波跟蹤是獲取本地載波的一種重要方法，針對鎖相環(huán)的噪聲性能和跟蹤速度不能同時達(dá)到最優(yōu)的限制，在鎖相環(huán)PLL中引入自適應(yīng)模塊，根據(jù)環(huán)路所處的環(huán)境自適應(yīng)對PLL環(huán)路參數(shù)做出調(diào)整。設(shè)計中利用仿

電子設(shè)計自動化
2010-12-06

帶寬鎖相環(huán) BSP FPGA

首頁上一頁 260 261 262 263 264 265 266 267 268 269 下一頁尾頁

FPGA

采用FPGA/MCU技術(shù)的光電式滾轉(zhuǎn)角測量儀的解決方案

采用FPGA/MCU技術(shù)的光電式滾轉(zhuǎn)角測量儀的解決方案

FPGA低功耗設(shè)計注意事項

FPGA低功耗設(shè)計注意事項

FPGA低功耗設(shè)計注意事項

基于FPGA和硬件描述語言Verilog的液晶顯示控制器的設(shè)計

基于FPGA和硬件描述語言Verilog的液晶顯示控制器的設(shè)計

FPGA的低功耗設(shè)計分析

FPGA的低功耗設(shè)計分析

FPGA的低功耗設(shè)計分析

基于Flash構(gòu)架的模數(shù)混合的FPGA在心電監(jiān)控儀上的應(yīng)用設(shè)計

基于Flash構(gòu)架的模數(shù)混合的FPGA在心電監(jiān)控儀上的應(yīng)用設(shè)計

怎樣在FPGA中處理開關(guān)控制信號

怎樣在FPGA中處理開關(guān)控制信號

基于FPGA的誘發(fā)電位儀系統(tǒng)設(shè)計

基于單片機(jī)和FPGA的人機(jī)交互系統(tǒng)的設(shè)計

一款基于FPGA的RFID閱讀器設(shè)計

基于FPGA和TMS320DM642的CCD圖像采集和處理系統(tǒng)硬件設(shè)計

基于FPGA的人工神經(jīng)網(wǎng)絡(luò)系統(tǒng)的實現(xiàn)方法

基于FPGA的自適應(yīng)鎖相環(huán)設(shè)計

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(人)

熱門活動

課程視頻