FPGA

我要報(bào)錯(cuò)

FPGA（Field－Programmable Gate Array），即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。

基于FPGA的嵌入式系統(tǒng)設(shè)計(jì)

摘要：可編程片上系統(tǒng)設(shè)計(jì)是一個(gè)嶄新的、富有生機(jī)的嵌入式系統(tǒng)設(shè)計(jì)技術(shù)研究方向。本文在闡述可編程邏輯器件特點(diǎn)及其發(fā)展趨勢(shì)的基礎(chǔ)上，探討了智力產(chǎn)權(quán)復(fù)用理念、基于嵌入式處理器內(nèi)核和xilinx FPGA的SOPC軟硬件設(shè)

數(shù)字電源
2009-09-14

FPGA 嵌入式系統(tǒng) 系統(tǒng)設(shè)計(jì) BSP
基于FPGA的嵌入式系統(tǒng)設(shè)計(jì)

基于FPGA的嵌入式系統(tǒng)設(shè)計(jì)

嵌入式軟件
2009-09-14

FPGA 嵌入式系統(tǒng) 系統(tǒng)設(shè)計(jì) BSP
基于FPGA的PLL頻率合成器設(shè)計(jì)

頻率合成技術(shù)是現(xiàn)代通信的重要組成部分，它是將一個(gè)高穩(wěn)定度和高準(zhǔn)確度的基準(zhǔn)頻率經(jīng)過(guò)四則運(yùn)算，產(chǎn)生同樣穩(wěn)定度和準(zhǔn)確度的任意頻率。頻率合成器是電子系統(tǒng)的心臟，是影響電子系統(tǒng)性能的關(guān)鍵因素之一。本文結(jié)合F

電子設(shè)計(jì)自動(dòng)化
2009-09-14

頻率合成器 PLL KHZ FPGA
基于MEMS強(qiáng)鏈和FPGA的USB移動(dòng)硬盤數(shù)據(jù)加解密系統(tǒng)

摘要：隨著信息量的急劇增長(zhǎng)，信息安全日益受到人們重視。一個(gè)完整的數(shù)據(jù)加解密系統(tǒng)應(yīng)該具備安全可靠的密碼認(rèn)證機(jī)制和加解密算法。本文基于MEMS 強(qiáng)鏈、USB 控制器和FPGA 設(shè) 計(jì)了一種USB 接口的高效數(shù)據(jù)加解密系統(tǒng)，

智能硬件
2009-09-14

USB 移動(dòng)硬盤 MEMS FPGA
基于FPGA的RCN226絕對(duì)式編碼器通信接口設(shè)計(jì)

0 引言光電碼盤是一種基本的位置、速度檢測(cè)反饋單元，非常廣泛地應(yīng)用于變頻器、直流伺服、交流伺服等系統(tǒng)的閉環(huán)控制中。為了減小體積，絕對(duì)式編碼器一般采用串行通信方式輸出絕對(duì)編碼，針對(duì)伺服電機(jī)控制等高端

數(shù)字電源
2009-09-12

通信接口接口設(shè)計(jì) 絕對(duì)式編碼器 FPGA
具功耗意識(shí)的FPGA設(shè)計(jì)技巧

傳統(tǒng)以來(lái)，在選用FPGA組件時(shí)，成本、容量、效能、封裝形式等，通常是系統(tǒng)架構(gòu)師或設(shè)計(jì)人員的主要考慮。但隨著低功耗應(yīng)用快速興起，現(xiàn)在，功耗效能也已成為選用FPGA時(shí)的首要考慮。一般來(lái)說(shuō)，設(shè)計(jì)人員對(duì)ASIC或FPGA的

模擬
2009-09-12

動(dòng)態(tài)電源 PLL I/O FPGA
基于FPGA的多按鍵狀態(tài)識(shí)別系統(tǒng)設(shè)計(jì)

為了實(shí)時(shí)獲取生產(chǎn)線上大量按鍵并發(fā)動(dòng)作狀態(tài)，提出一種基于FPGA的多按鍵狀態(tài)識(shí)別系統(tǒng)設(shè)計(jì)。該系統(tǒng)設(shè)計(jì)采用VHDL語(yǔ)言描述，有效地解決遠(yuǎn)距離、分散、多鍵并發(fā)狀態(tài)識(shí)別問(wèn)題，并減小電路板面積和單片機(jī)的信號(hào)連接，易于對(duì)大量按鍵并發(fā)輸入操作。給出了該系統(tǒng)設(shè)計(jì)方案的硬件電路設(shè)計(jì)和仿真結(jié)果。該設(shè)計(jì)已成功應(yīng)用于某項(xiàng)目中。

模擬
2009-09-11

狀態(tài)識(shí)別 FPGA 系統(tǒng)設(shè)計(jì) BSP
FPGA 設(shè)計(jì)工具視點(diǎn)

系統(tǒng)設(shè)計(jì)的理念需要集成不同領(lǐng)域的技術(shù)知識(shí)，在FPGA中更好地利用資源。隨著應(yīng)用對(duì)DSP功能的依賴程度越來(lái)越高，我們可讓處理器充分利用加速器的作用，從而大幅提高性能。

模擬
2009-09-10

系統(tǒng)架構(gòu) DSP設(shè)計(jì) ASSP FPGA
FPGA 設(shè)計(jì)工具視點(diǎn)

系統(tǒng)設(shè)計(jì)的理念需要集成不同領(lǐng)域的技術(shù)知識(shí)，在FPGA中更好地利用資源。隨著應(yīng)用對(duì)DSP功能的依賴程度越來(lái)越高，我們可讓處理器充分利用加速器的作用，從而大幅提高性能。

數(shù)字電源
2009-09-07

系統(tǒng)架構(gòu) DSP設(shè)計(jì) ASSP FPGA
基于FPGA的多通道同步數(shù)據(jù)采集存儲(chǔ)系統(tǒng)

1 引言在現(xiàn)代信號(hào)處理系統(tǒng)中，多通道數(shù)據(jù)采集存儲(chǔ)系統(tǒng)廣泛應(yīng)用于各種商用以及工業(yè)領(lǐng)域中，特別是在艦上系統(tǒng)、彈上設(shè)備及艦上部分系統(tǒng)中，往往產(chǎn)生寬帶信號(hào)或上升沿下降沿較陡的模擬信號(hào)。對(duì)這樣的模擬信號(hào)往往

電子設(shè)計(jì)自動(dòng)化
2009-09-03

存儲(chǔ)系統(tǒng) 同步數(shù)據(jù)采集 FPGA BSP
基于FPGA的兩路視頻同步播放系統(tǒng)的設(shè)計(jì)

1、引言如圖 1所示，兩臺(tái)攝像機(jī)C1、C2分別對(duì)具有部分重疊區(qū)域的景物進(jìn)行拍攝。在 t1時(shí)刻拍攝，得到了圖像A1、B1；在下一時(shí)刻t2，得到了圖像A2、B2。在同一屏幕上重現(xiàn)原圖像時(shí)，必須保證兩個(gè)播放器依次同時(shí)播放圖

電子設(shè)計(jì)自動(dòng)化
2009-09-02

視頻信號(hào) UPD FPGA BSP
基于FPGA的DES加密算法的高性能實(shí)現(xiàn)

在分析DES算法原理的基礎(chǔ)上，詳細(xì)闡述一種基于VHDL描述、FPGA實(shí)現(xiàn)的DES加密算法系統(tǒng)的設(shè)計(jì)和仿真結(jié)果。該系統(tǒng)采用了一種基于子密鑰預(yù)先計(jì)算的新型流水線設(shè)計(jì)方案，克服了傳統(tǒng)DES流水線實(shí)現(xiàn)方式的缺點(diǎn)，使系統(tǒng)的密鑰可動(dòng)態(tài)刷新．并在硬件資源消耗有所降低的情況下，進(jìn)一步提高系統(tǒng)的處理速度，系統(tǒng)最高時(shí)鐘頻率為222．77 MHz．信息加密的速度為14．26 Gb／s，是最快軟件實(shí)現(xiàn)方式的112倍。同時(shí)系統(tǒng)還具有設(shè)計(jì)靈活，可靠性高，可重用性強(qiáng)．升級(jí)方便等特點(diǎn)。

模擬
2009-09-01

寄存器 DES加密算法 FPGA BSP
基于單片機(jī)和FPGA的多功能計(jì)數(shù)器的設(shè)計(jì)

1 引言頻率、周期、相位是交流信號(hào)的3大要素。一般情況下，分析交流信號(hào)需研究其頻率與相位，而周期可直接由頻率計(jì)算。對(duì)于正弦信號(hào)的頻率、相位測(cè)量準(zhǔn)確度的要求不斷提高，而隨著電子技術(shù)的發(fā)展，對(duì)其測(cè)量方法

單片機(jī)
2009-09-01

基于單片機(jī) 多功能計(jì)數(shù)器 FPGA BSP
專訪：NI行銷部技術(shù)經(jīng)理吳維翰

當(dāng)前處理器架構(gòu)已從以往單核心進(jìn)入多核心處理器階段，多核心處理器可協(xié)助測(cè)試、控制，與設(shè)計(jì)工程師，建立更高效能的系統(tǒng)並解決複雜的問(wèn)題。不過(guò)多核心處理器也隨之帶來(lái)新的軟體挑戰(zhàn)，如何有效利用並發(fā)揮多核心硬體資

模擬
2009-08-31

LabVIEW NI COMPACTRIO FPGA
發(fā)揮LabVIEW量測(cè)圖形化設(shè)計(jì)優(yōu)勢(shì)提升多核心系統(tǒng)軟硬體應(yīng)用效能

當(dāng)前處理器架構(gòu)已從以往單核心進(jìn)入多核心處理器階段，多核心處理器可協(xié)助測(cè)試、控制，與設(shè)計(jì)工程師，建立更高效能的系統(tǒng)並解決複雜的問(wèn)題。不過(guò)多核心處理器也隨之帶來(lái)新的軟體挑戰(zhàn)，如何有效利用並發(fā)揮多核心硬體資

模擬
2009-08-31

LabVIEW NI COMPACTRIO FPGA
基于FPGA的數(shù)字下變頻設(shè)計(jì)與實(shí)現(xiàn)

在擴(kuò)頻通信中，數(shù)字下變頻（DDC）是一種很重要的技術(shù)，它包括數(shù)字混頻器、數(shù)控振蕩器以及數(shù)字濾波器三部分。而傳統(tǒng)的DDC大多采用專用芯片，雖然其外圍電路簡(jiǎn)單、功能實(shí)現(xiàn)容易控制，但其大部分功能已經(jīng)固化，存在兼容

電子設(shè)計(jì)自動(dòng)化
2009-08-31

下變頻 HZ FPGA BSP
基于FPGA的正交數(shù)字混頻器中數(shù)控振蕩器的設(shè)計(jì)與實(shí)現(xiàn)

要CORDIC(COordination Rotation DIgital Computer)算法實(shí)現(xiàn)正交數(shù)字混頻器中的數(shù)控振蕩器的方法。首先推導(dǎo)了算法產(chǎn)生正余弦信號(hào)的實(shí)現(xiàn)過(guò)程,然后給出了在中設(shè)計(jì)數(shù)控振蕩器的頂層電路結(jié)構(gòu),并根據(jù)算法特點(diǎn)在設(shè)計(jì)中引入

電子設(shè)計(jì)自動(dòng)化
2009-08-31

振蕩器數(shù)控 FPGA BSP

首頁(yè) 上一頁(yè) 304 305 306 307 308 309 310 311 312 313 下一頁(yè) 尾頁(yè)

FPGA

基于FPGA的嵌入式系統(tǒng)設(shè)計(jì)

基于FPGA的嵌入式系統(tǒng)設(shè)計(jì)

基于FPGA的PLL頻率合成器設(shè)計(jì)

基于MEMS強(qiáng)鏈和FPGA的USB移動(dòng)硬盤數(shù)據(jù)加解密系統(tǒng)

基于FPGA的RCN226絕對(duì)式編碼器通信接口設(shè)計(jì)

具功耗意識(shí)的FPGA設(shè)計(jì)技巧

基于FPGA的多按鍵狀態(tài)識(shí)別系統(tǒng)設(shè)計(jì)

FPGA 設(shè)計(jì)工具視點(diǎn)

FPGA 設(shè)計(jì)工具視點(diǎn)

基于FPGA的多通道同步數(shù)據(jù)采集存儲(chǔ)系統(tǒng)

基于FPGA的兩路視頻同步播放系統(tǒng)的設(shè)計(jì)

基于FPGA的DES加密算法的高性能實(shí)現(xiàn)

基于單片機(jī)和FPGA的多功能計(jì)數(shù)器的設(shè)計(jì)

專訪：NI行銷部技術(shù)經(jīng)理吳維翰

發(fā)揮LabVIEW量測(cè)圖形化設(shè)計(jì)優(yōu)勢(shì)提升多核心系統(tǒng)軟硬體應(yīng)用效能

基于FPGA的數(shù)字下變頻設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的正交數(shù)字混頻器中數(shù)控振蕩器的設(shè)計(jì)與實(shí)現(xiàn)

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(人)

熱門活動(dòng)

課程視頻