FPGA

關(guān)注412人關(guān)注

我要報(bào)錯(cuò)

FPGA（Field－Programmable Gate Array），即現(xiàn)場(chǎng)可編程門(mén)陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。

在Virtex-5 FPGA中使用CRC硬模塊

　數(shù)據(jù)損壞是與數(shù)據(jù)傳輸和存儲(chǔ)有關(guān)的首要問(wèn)題。只要是在通道上傳輸數(shù)據(jù)，就總會(huì)有出現(xiàn)某些錯(cuò)誤的有限概率。關(guān)鍵是接收模塊要能區(qū)分無(wú)錯(cuò)消息和有錯(cuò)消息。檢錯(cuò)有多種方法，其中大多數(shù)都是專門(mén)為此目的引入冗余位。數(shù)

電子設(shè)計(jì)自動(dòng)化
2009-08-26

FPGA CRC VIRTEX-5 發(fā)射器
NI發(fā)布“2009年自動(dòng)化測(cè)試領(lǐng)域的發(fā)展趨勢(shì)”

30多年來(lái)，美國(guó)國(guó)家儀器（National Instruments）一直致力于為工程師和科學(xué)家們提供一個(gè)通用的軟硬件平臺(tái)，用于科技應(yīng)用和工程創(chuàng)新。伴隨著測(cè)試需求的多樣化和復(fù)雜化，這種以軟件為核心的測(cè)試策略正逐漸成為行業(yè)主流

消費(fèi)電子
2009-08-26

集成自動(dòng)化測(cè)試 NI FPGA
基于FPGA的高速A／D轉(zhuǎn)換芯片ADC08D1000應(yīng)用

0 引言美國(guó)國(guó)家半導(dǎo)體公司的超高速ADC-ADC08D1000是一款高性能的模／數(shù)轉(zhuǎn)換芯片。它具有雙通道結(jié)構(gòu)，每個(gè)通道的最大采樣率可達(dá)到1．6 GHz，并能達(dá)到8位的分辨率；采用雙通道“互插”模式時(shí)，采樣速率可達(dá)2 GS

顯示光電
2009-08-25

轉(zhuǎn)換芯片 ADC D轉(zhuǎn)換 FPGA
基于FPGA的64點(diǎn)FFT處理器設(shè)計(jì)

0 引言 DFT作為DSP領(lǐng)域中時(shí)域和頻域轉(zhuǎn)換的基本運(yùn)算，存在運(yùn)算量太大的缺點(diǎn)，導(dǎo)致其應(yīng)用受到局限。 DFT快速算法FFT的提出，簡(jiǎn)化了DFT的運(yùn)算過(guò)程，使其在實(shí)時(shí)信號(hào)處理領(lǐng)域中得到廣泛應(yīng)用。FFT實(shí)現(xiàn)的方法包括軟件

電子設(shè)計(jì)自動(dòng)化
2009-08-25

運(yùn)算器 BSP FFT處理器 FPGA
基于FPGA的神經(jīng)元自適應(yīng)PID控制器設(shè)計(jì)

引言迄今為止，PID控制器因其具有結(jié)構(gòu)簡(jiǎn)單、容易實(shí)現(xiàn)等特點(diǎn)，仍是實(shí)際工業(yè)過(guò)程中廣泛采用的一種比較有效的控制方法。但當(dāng)被控對(duì)象存在非線性和時(shí)變特性時(shí)，傳統(tǒng)的PID 控制器往往難以獲得滿意的控制效果。神經(jīng)網(wǎng)絡(luò)以

電子設(shè)計(jì)自動(dòng)化
2009-08-25

單神經(jīng)元控制器設(shè)計(jì) 自適應(yīng)PID控制器 FPGA
一種高檔FPGA可重構(gòu)配置方法

基于軟件無(wú)線電的某機(jī)載多模式導(dǎo)航接收機(jī)能較好地解決導(dǎo)航體制不兼容對(duì)飛行保障區(qū)域的限制，但由于各體制信號(hào)差異較大，各自實(shí)現(xiàn)其硬件將相當(dāng)龐大，若對(duì)本系統(tǒng)中數(shù)字信號(hào)處理的核心 FPGA芯片使用可重構(gòu)的配置方法，將

電子設(shè)計(jì)自動(dòng)化
2009-08-25

DC BSP START FPGA
基于FPGA的等位移多點(diǎn)采樣硬幣識(shí)別研究

0 引言硬幣的識(shí)別分為兩個(gè)方面：對(duì)于硬幣幣值的準(zhǔn)確檢測(cè)；對(duì)于真幣、偽幣的準(zhǔn)確鑒別。由于硬幣的復(fù)雜性，長(zhǎng)期以來(lái)，對(duì)于硬幣的準(zhǔn)確識(shí)別都難以很好的解決。目前，無(wú)論是國(guó)外還是國(guó)內(nèi)，通常的解決方法都是基于單

電子設(shè)計(jì)自動(dòng)化
2009-08-24

線圈位移 BSP FPGA
基于FPGA的64點(diǎn)FFT處理器設(shè)計(jì)

0 引言 DFT作為DSP領(lǐng)域中時(shí)域和頻域轉(zhuǎn)換的基本運(yùn)算，存在運(yùn)算量太大的缺點(diǎn)，導(dǎo)致其應(yīng)用受到局限。 DFT快速算法FFT的提出，簡(jiǎn)化了DFT的運(yùn)算過(guò)程，使其在實(shí)時(shí)信號(hào)處理領(lǐng)域中得到廣泛應(yīng)用。FFT實(shí)現(xiàn)的方法包括軟件

數(shù)字電源
2009-08-23

運(yùn)算器 BSP FFT處理器 FPGA
基于FPGA的神經(jīng)元自適應(yīng)PID控制器設(shè)計(jì)

引言迄今為止，PID控制器因其具有結(jié)構(gòu)簡(jiǎn)單、容易實(shí)現(xiàn)等特點(diǎn)，仍是實(shí)際工業(yè)過(guò)程中廣泛采用的一種比較有效的控制方法。但當(dāng)被控對(duì)象存在非線性和時(shí)變特性時(shí)，傳統(tǒng)的PID 控制器往往難以獲得滿意的控制效果。神經(jīng)網(wǎng)絡(luò)以

數(shù)字電源
2009-08-22

單神經(jīng)元控制器設(shè)計(jì) 自適應(yīng)PID控制器 FPGA
一種高檔FPGA可重構(gòu)配置方法

基于軟件無(wú)線電的某機(jī)載多模式導(dǎo)航接收機(jī)能較好地解決導(dǎo)航體制不兼容對(duì)飛行保障區(qū)域的限制，但由于各體制信號(hào)差異較大，各自實(shí)現(xiàn)其硬件將相當(dāng)龐大，若對(duì)本系統(tǒng)中數(shù)字信號(hào)處理的核心 FPGA芯片使用可重構(gòu)的配置方法，將

數(shù)字電源
2009-08-22

DC BSP CONFIG FPGA
一種高檔FPGA可重構(gòu)配置方法

一種高檔FPGA可重構(gòu)配置方法

嵌入式軟件
2009-08-22

DC BSP CONFIG FPGA
基于FPGA的AES算法芯片設(shè)計(jì)實(shí)現(xiàn)

引言密碼模塊作為安全保密系統(tǒng)的重要組成部分，其核心任務(wù)就是加密數(shù)據(jù)。分組密碼算法AES以其高效率、低開(kāi)銷、實(shí)現(xiàn)簡(jiǎn)單等特點(diǎn)目前被廣泛應(yīng)用于密碼模塊的研制中。密碼模塊一般被設(shè)計(jì)成外接在主機(jī)串口或并口的一個(gè)硬件

電子設(shè)計(jì)自動(dòng)化
2009-08-21

芯片設(shè)計(jì) PROCESS AES算法 FPGA
基于FPGA的芯片設(shè)計(jì)及其應(yīng)用

過(guò)去，半導(dǎo)體行業(yè)一直關(guān)注的兩個(gè)目標(biāo)是縮小體積和提高速率。近 40年來(lái)，對(duì)這些目標(biāo)的追求促使行業(yè)發(fā)展符合摩爾定律，性能和電路密度每18個(gè)月翻倍。導(dǎo)致技術(shù)高速發(fā)展，蘊(yùn)育了計(jì)算機(jī)革命、互聯(lián)網(wǎng)革命以及現(xiàn)在的無(wú)線通信

電子設(shè)計(jì)自動(dòng)化
2009-08-21

Xilinx 芯片設(shè)計(jì) ASIC設(shè)計(jì) FPGA
一種基于FPGA的誤碼性能測(cè)試方案

在數(shù)字通信系統(tǒng)的性能測(cè)試中,通常使用誤碼分析儀對(duì)其誤碼性能進(jìn)行測(cè)量。它雖然具有簡(jiǎn)單易用、測(cè)試內(nèi)容豐富、誤碼測(cè)試結(jié)果直觀、準(zhǔn)確等優(yōu)點(diǎn),但是,價(jià)格昂貴、不易與某些系統(tǒng)接口適配,通常需要另加外部輔助長(zhǎng)線驅(qū)動(dòng)電路

模擬
2009-08-21

測(cè)試方案移位寄存器 M序列發(fā)生器 FPGA
FPGA：65nm器件上量低功耗市場(chǎng)興起

隨著65nm工藝的應(yīng)用以及更多低功耗技術(shù)的采用，F(xiàn)PGA擁有了更低的成本、更高的性能以及突破性的低耗電量，具備進(jìn)入更廣泛市場(chǎng)的條件。FPGA從業(yè)者表示，今年FPGA快速增長(zhǎng)，而預(yù)計(jì)明年仍將是一個(gè)增長(zhǎng)年。比拼65nm器件加

電子設(shè)計(jì)自動(dòng)化
2009-08-20

器件低功耗 65NM FPGA
NI LabVIEW 2009滿足測(cè)試應(yīng)用複雜開(kāi)發(fā)需求

美商國(guó)家儀器（NI）近日全新發(fā)表LabVIEW 2009，為最新版的圖形化系統(tǒng)設(shè)計(jì)（GSD）平臺(tái)，適用於測(cè)試、控制，與嵌入式系統(tǒng)的開(kāi)發(fā)。LabVIEW 2009新工具可針對(duì)重要測(cè)試軟體的開(kāi)發(fā)、佈署，與維護(hù)作業(yè)，簡(jiǎn)化測(cè)試系統(tǒng)的複雜開(kāi)

模擬
2009-08-19

WLAN LabVIEW NI FPGA
FPGA配合預(yù)失真技術(shù)的解調(diào)誤碼測(cè)試儀

1 引言工程實(shí)踐中，我們往往需要對(duì)所設(shè)計(jì)的硬件電路進(jìn)行設(shè)計(jì)檢驗(yàn)以保證其正常運(yùn)作，從而才能進(jìn)一步支持基于該硬件的復(fù)雜程序的正確調(diào)試。這樣，特定的相應(yīng)測(cè)試系統(tǒng)設(shè)計(jì)就顯得尤為重要，不僅可以保證硬件的健康度，更

模擬
2009-08-19

解調(diào) 誤碼測(cè)試儀 QPSK FPGA

首頁(yè) 上一頁(yè) 305 306 307 308 309 310 311 312 313 314 下一頁(yè) 尾頁(yè)

雪山飛狐D
yygdzjs
mxt93r
sunspnet
eagle0
fastar01
lidahai123456
linxi6414
zw60606019
wyaj
whuhustwit
bjstar
lydzzhx
森與海巷
shaoye7031
zhangcw321
j543211
jasom.D
yanhaijian
yuguangkuo

FPGA

在Virtex-5 FPGA中使用CRC硬模塊

NI發(fā)布“2009年自動(dòng)化測(cè)試領(lǐng)域的發(fā)展趨勢(shì)”

基于FPGA的高速A／D轉(zhuǎn)換芯片ADC08D1000應(yīng)用

基于FPGA的64點(diǎn)FFT處理器設(shè)計(jì)

基于FPGA的神經(jīng)元自適應(yīng)PID控制器設(shè)計(jì)

一種高檔FPGA可重構(gòu)配置方法

基于FPGA的等位移多點(diǎn)采樣硬幣識(shí)別研究

基于FPGA的64點(diǎn)FFT處理器設(shè)計(jì)

基于FPGA的神經(jīng)元自適應(yīng)PID控制器設(shè)計(jì)

一種高檔FPGA可重構(gòu)配置方法

一種高檔FPGA可重構(gòu)配置方法

基于FPGA的AES算法芯片設(shè)計(jì)實(shí)現(xiàn)

基于FPGA的芯片設(shè)計(jì)及其應(yīng)用

一種基于FPGA的誤碼性能測(cè)試方案

FPGA：65nm器件上量低功耗市場(chǎng)興起

NI LabVIEW 2009滿足測(cè)試應(yīng)用複雜開(kāi)發(fā)需求

FPGA配合預(yù)失真技術(shù)的解調(diào)誤碼測(cè)試儀

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(412人)

熱門(mén)活動(dòng)

課程視頻