以下內(nèi)容主要是針對(duì)DDR2 667內(nèi)存的設(shè)計(jì)。

信號(hào)分組：

DDR2的布線(xiàn)中習(xí)慣把信號(hào)分成若干組來(lái)進(jìn)行設(shè)計(jì)，分成同組的信號(hào)具有相關(guān)或者相似的信號(hào)特性。

時(shí)鐘組：差分時(shí)鐘信號(hào)，每一對(duì)信號(hào)都是同頻同相的。ckp0和ckn0為一對(duì)。

數(shù)據(jù)組：對(duì)主板64位DDR2內(nèi)存來(lái)說(shuō)數(shù)據(jù)每8位（也就是一個(gè)byte）為一組可以分為八組，數(shù)據(jù)dq[0:7]、數(shù)據(jù)掩碼dqm0、數(shù)據(jù)選通差分信號(hào)dqsp0和dqsn0為一組，以此類(lèi)推。同個(gè)數(shù)據(jù)組的信號(hào)應(yīng)該在同一個(gè)信號(hào)層上走線(xiàn)，換層也應(yīng)該一起換，為了方便在同一個(gè)信號(hào)層走線(xiàn)可以將數(shù)據(jù)位互換。比如dq2信號(hào)在走線(xiàn)的時(shí)候發(fā)現(xiàn)如果按照原理圖來(lái)走線(xiàn)會(huì)跟dq4交錯(cuò)，這樣就不得不換層走線(xiàn)，我們通過(guò)互換數(shù)據(jù)位就可以使信號(hào)走同層，對(duì)內(nèi)存來(lái)說(shuō)每一位存進(jìn)什么內(nèi)容讀出也是什么內(nèi)容，互換不會(huì)受影響，但是互換的條件必須是在同一組內(nèi)8個(gè)bit之間。

地址/命令組：MA[0:14]、BA0、BA1、BA2、RAS、CAS、WE

控制組：時(shí)鐘使能CKE、片選CS、終端電阻選通ODT為一組，對(duì)內(nèi)存條來(lái)說(shuō)DIMM0用到了CKE0、CKE1、CS0、CS1、ODT0、ODT1。做板載內(nèi)存設(shè)計(jì)的時(shí)候，可以只用CKE0、CS0、ODT0，控制4片16位的內(nèi)存芯片。

疊層：

對(duì)六層板來(lái)說(shuō)一般的疊層都是top、GND、singnal2、singnal3、POWER、bottom，信號(hào)一般情況下以GND為參考平面比較好。走線(xiàn)的阻抗由走線(xiàn)寬度、走線(xiàn)的銅箔厚度、走線(xiàn)到參考平面的距離、參考平面的銅箔厚度和板介質(zhì)材料決定，設(shè)計(jì)的時(shí)候應(yīng)該遵守CPU廠(chǎng)家阻抗設(shè)計(jì)要求來(lái)設(shè)置疊層。一般設(shè)計(jì)軟件也能計(jì)算阻抗，找生產(chǎn)廠(chǎng)家了解了板材介質(zhì)厚度的資料后可以自行設(shè)計(jì)疊層、線(xiàn)寬。地址/命令信號(hào)、控制信號(hào)可以以1.8V內(nèi)存工作電壓為參考平面。

長(zhǎng)度控制：

對(duì)DDR2這種高頻的信號(hào)來(lái)說(shuō)走線(xiàn)長(zhǎng)度應(yīng)該計(jì)算到CPU核心，這就引入了一個(gè)叫封裝長(zhǎng)度的概念。硅晶元經(jīng)過(guò)物理化學(xué)的方法刻蝕而成CPU核心，再將CPU核心封裝到一塊小的基板上就成了我們常見(jiàn)的CPU。那塊小的上管腳到CPU核心的走線(xiàn)長(zhǎng)度被稱(chēng)為封裝長(zhǎng)度。

到同一行列（rank）內(nèi)存的時(shí)鐘長(zhǎng)度應(yīng)該控制在正負(fù)5mil以?xún)?nèi)。

同一個(gè)數(shù)據(jù)組內(nèi)所有走線(xiàn)長(zhǎng)度控制在數(shù)據(jù)選通信號(hào)DQS的正負(fù)20mil范圍內(nèi)為宜，不同數(shù)據(jù)組之間長(zhǎng)度可以不同，但是應(yīng)該控制在時(shí)鐘信號(hào)的正負(fù)500mil以?xún)?nèi)。

地址/命令組信號(hào)長(zhǎng)度控制不是特別嚴(yán)格，INTEL凌動(dòng)N450要求控制在時(shí)鐘信號(hào)負(fù)500mil到正1000mil以?xún)?nèi)。也就是說(shuō)最長(zhǎng)和最短的信號(hào)可以相差1500mil，但是布線(xiàn)的時(shí)候還是盡量把信號(hào)長(zhǎng)度差縮小比較好。布線(xiàn)的時(shí)候這組信號(hào)長(zhǎng)度完全相等也沒(méi)有問(wèn)題，但是這樣占用的空間也大，花費(fèi)的時(shí)間也多。如果地址/命令信號(hào)長(zhǎng)度超出時(shí)鐘信號(hào)幾千mil，那就需要在BIOS固件中好好調(diào)節(jié)了?？刂圃贑PU要求的范圍內(nèi)，需要做板載內(nèi)存的時(shí)候只需要配置好內(nèi)存SPD就可以了。

控制組信號(hào)長(zhǎng)度控制要求和地址/命令組信號(hào)的要求類(lèi)似，設(shè)計(jì)的時(shí)候應(yīng)該按照CPU廠(chǎng)家的要求來(lái)做，INTEL凌動(dòng)N450要求控制在時(shí)鐘信號(hào)0mil到正1000mil以?xún)?nèi)。

走線(xiàn)間距：

一般來(lái)說(shuō)走線(xiàn)都應(yīng)該按照3W原則來(lái)走線(xiàn)，也就是同一個(gè)平面上線(xiàn)與線(xiàn)的間距為3倍線(xiàn)的寬度。但是這個(gè)不是必須的，intel要求的就比較小。一般走線(xiàn)蜿蜒線(xiàn)的間距可以為16到20mil，對(duì)時(shí)鐘信號(hào)可以加大到30mil。不同組信號(hào)之間的距離應(yīng)該適當(dāng)拉大，可以為20mil以上，地址/命令組和控制組信號(hào)的間距可以比較小8mil以下都可以。BGA扇出的地方間距可以小，出線(xiàn)后應(yīng)該以CPU設(shè)計(jì)要求來(lái)走線(xiàn)。

其它：

VREF走線(xiàn)可以用一根20mil的線(xiàn)，每接到一個(gè)器件應(yīng)該加一個(gè)0.1uf的電容。

VTT走線(xiàn)應(yīng)該在135mil以上，每四個(gè)電阻接一個(gè)0.1uf電容，兩端接10uf大電容。

點(diǎn)對(duì)多點(diǎn)的信號(hào)，如地址/命令信號(hào)、控制信號(hào)、時(shí)鐘信號(hào)應(yīng)該按照“T”形走線(xiàn)，也就是芯片中間走上再分支，長(zhǎng)度應(yīng)該滿(mǎn)足CPU設(shè)計(jì)要求。附拓?fù)鋱D：