大會(huì)期間，由中國(guó)RISC-V產(chǎn)業(yè)聯(lián)盟(CRVIC)承辦的RISC-V產(chǎn)業(yè)化與開發(fā)者分論壇于9月4日舉辦。分論壇以“RISC-V賦能新核芯時(shí)代”為主題，由中國(guó)RISC-V產(chǎn)業(yè)聯(lián)盟秘書長(zhǎng)滕嶺主持，多位企業(yè)家在論壇上發(fā)表了精彩演講。

多時(shí)擎智技有限公司創(chuàng)始人&CEO蔣壽美：

當(dāng)AI已經(jīng)成為當(dāng)前電子信息產(chǎn)業(yè)的主旋律時(shí)，邊緣智能則成為AI的“最后一公里”。邊緣計(jì)算大幅縮短了系統(tǒng)響應(yīng)時(shí)間，節(jié)省數(shù)據(jù)傳輸帶寬，提供安全性和隱私性。因此，邊緣智能產(chǎn)業(yè)對(duì)芯片的功耗、處理能力、響應(yīng)速度、靈活性和成本等方面提出了更高要求。

為什么RISC-V適合做邊緣智能芯片?蔣壽美從三個(gè)方面進(jìn)行闡述。在技術(shù)層面，RISC-V的架構(gòu)優(yōu)勢(shì)帶來低成本、低功耗、可擴(kuò)展屬性，契合了邊緣智能芯片的需求;在商業(yè)層面，RISC-V無指令集授權(quán)費(fèi)，且芯片面積更小、更易產(chǎn)生成本優(yōu)勢(shì);在產(chǎn)業(yè)自身方面，RISC-V開源、開放的指令集更佳符合自主可控的需求，利于開發(fā)生態(tài)的優(yōu)化。

蔣壽美表示，當(dāng)前邊緣智能芯片常見計(jì)算架構(gòu)包括MCU(低端AP)作為主控、NPU(運(yùn)行AI算法)和DSP(運(yùn)行傳統(tǒng)音視頻算法)。RISC-V可被視為賦能邊緣智能計(jì)算架構(gòu)創(chuàng)新的關(guān)鍵力量，CPU+DSP+NPU在大部分邊緣智能芯片中面積、功耗占比較高，通?？蛇_(dá)30%—50%。而RISC-V的精簡(jiǎn)、模塊化屬性為處理器“瘦身”，大幅提高單位面積算力且降低功耗，進(jìn)一步釋放DSA架構(gòu)創(chuàng)新潛能。

蔣壽美以時(shí)擎的“RISC-VT-FUSION”計(jì)算引擎為例，其架構(gòu)可適應(yīng)AI算法演進(jìn)，持續(xù)保持高計(jì)算效率，其可伸縮、可重構(gòu)架構(gòu)能適應(yīng)不同應(yīng)用場(chǎng)景，且比同等級(jí)NPU+DSP節(jié)省約40%以上面積，效能也更高。