国产第一在线热热精品,性色AV免费日本aav网站

Achronix推出全新eFPGA項(xiàng)目，幫工程師快速構(gòu)建低成本測試芯片！

基于現(xiàn)場可編程門陣列(FPGA)的硬件加速器器件和高性能嵌入式FPGA半導(dǎo)體知識(shí)產(chǎn)權(quán)(eFPGA IP)領(lǐng)導(dǎo)性企業(yè)Achronix半導(dǎo)體公司日前宣布：公司推出兩個(gè)全新的項(xiàng)目，以支持研究機(jī)構(gòu)、聯(lián)盟和公司能夠全面對(duì)接Achronix領(lǐng)先Speedcore eFPGA技術(shù)。

電子設(shè)計(jì)自動(dòng)化
2018-11-28

achronix efpga 芯片
Micron和Achronix提供下一代FPGA并借助高性能GDDR6存儲(chǔ)器支持機(jī)器學(xué)習(xí)應(yīng)用

Micron Technology, Inc.日前宣布推出其GDDR6存儲(chǔ)器，它是Micron最快、最強(qiáng)大且支持圖形的存儲(chǔ)器，將成為支持Achronix采用臺(tái)積電(TSMC) 7nm工藝技術(shù)的下一代獨(dú)立FPGA芯片的首選高性能存儲(chǔ)器。GDDR6針對(duì)包括機(jī)器學(xué)習(xí)等諸多要求嚴(yán)苛的應(yīng)用進(jìn)行了優(yōu)化，這些應(yīng)用需要數(shù)萬兆比特(multi-terabit)存儲(chǔ)寬帶，從而使Achronix在提供FPGA方案時(shí)，其成本能夠比其他使用可比存儲(chǔ)解決方案的FPGA低出一半。

電子設(shè)計(jì)自動(dòng)化
2018-11-26

micron FPGA 機(jī)器學(xué)習(xí) gddr6存儲(chǔ)器
Cadence推出全新Tensilica DNA 100處理器IP，為設(shè)備端AI應(yīng)用提供業(yè)界領(lǐng)先的性能和能效

楷登電子(美國 Cadence公司)近日推出Cadence® Tensilica® DNA100處理器IP，首款深度神經(jīng)網(wǎng)絡(luò)加速器(DNA)AI處理器IP，無論小至0.5 還是大到數(shù)百TeraMAC(TMAC)，均可實(shí)現(xiàn)高性能和高能效。

電子設(shè)計(jì)自動(dòng)化
2018-10-18

cadence AI 處理器ip
COMSOL 發(fā)布 5.4 版本和兩款全新產(chǎn)品，為用戶帶來更強(qiáng)大的建模功能

新版本推出的 COMSOL Compiler™支持對(duì)仿真 App的編譯，以生成可獨(dú)立運(yùn)行、自由分發(fā)的可執(zhí)行程序，新增“復(fù)合材料模塊”增強(qiáng)了復(fù)合多層結(jié)構(gòu)分析功能。

電子設(shè)計(jì)自動(dòng)化
2018-10-18

COMSOL compiler 建模功能
UltraSoC全新集成化多核調(diào)試、可視化和數(shù)據(jù)科學(xué)/分析套件擴(kuò)展其工具產(chǎn)品線

UltraSoC日前宣布推出完整的集成開發(fā)環(huán)境(IDE)UltraDevelop 2，它為系統(tǒng)級(jí)芯片(SoC)開發(fā)團(tuán)隊(duì)提供了將全面的調(diào)試、運(yùn)行控制和性能調(diào)整與先進(jìn)的可視化和數(shù)據(jù)科學(xué)功能相結(jié)合的能力。

電子設(shè)計(jì)自動(dòng)化
2018-10-17

ide ultrasoc 集成開發(fā)環(huán)境
英特爾擴(kuò)充 FPGA 可編程加速卡產(chǎn)品組合，加速數(shù)據(jù)中心計(jì)算

英特爾今天推出了采用英特爾® Stratix® 10 SX FPGA(英特爾超強(qiáng)大的 FPGA)的全新英特爾® 可編程加速卡 (PAC)，以擴(kuò)充其現(xiàn)場可編程門陣列 (FPGA) 加速平臺(tái)產(chǎn)品組合。借助面向英特爾® 至強(qiáng)® CPU及FPGA的加速棧，這款高帶寬卡可為數(shù)據(jù)中心開發(fā)人員提供強(qiáng)大的平臺(tái)，用于部署基于 FPGA 的加速工作負(fù)載。

電子設(shè)計(jì)自動(dòng)化
2018-09-26

FPGA 英特爾數(shù)據(jù)中心
高云半導(dǎo)體小蜜蜂家族新增兩款集成大容量DRAM的FPGA芯片

廣東高云半導(dǎo)體科技股份有限公司(以下簡稱“高云半導(dǎo)體”)今日宣布，高云半導(dǎo)體小蜜蜂家族新增兩款集成大容量DRAM的FPGA芯片，分別是GW1NR-LV4MG81 與 GW1NSR-LX2CQN48，其設(shè)計(jì)的初衷是實(shí)現(xiàn)低功率、小封裝尺寸和低成本等特性。

電子設(shè)計(jì)自動(dòng)化
2018-09-17

DRAM 高云半導(dǎo)體 fpga芯片
Cadence推出Voltus-XP 支持大規(guī)模并行處理、加速高達(dá)5倍、大容量的先進(jìn)工藝節(jié)點(diǎn)電源簽核技術(shù)

楷登電子今日宣布，發(fā)布增強(qiáng)型 Cadence® Voltus™IC 電源完整性解決方案，其面向先進(jìn)工藝節(jié)點(diǎn)的電網(wǎng)簽核，其大規(guī)模并行(XP)算法選項(xiàng)采用了分布式處理技術(shù)。新算法將性能提升達(dá) 5 倍，適用于千兆級(jí)設(shè)計(jì)。Voltus 解決方案的大規(guī)模并行處理獲得大幅加強(qiáng)，可以更高效的實(shí)現(xiàn)百臺(tái)設(shè)備上千個(gè) CPU 的近線形性能擴(kuò)展。該解決方案現(xiàn)已云端就緒。

電子設(shè)計(jì)自動(dòng)化
2018-07-26

cadence voltus-xp 電源完整性解決方案
高云半導(dǎo)體小蜜蜂家族GW1NS系列GW1NS-2 FPGA-SoC芯片開始提供工程樣片及開發(fā)板，邁出布局AI第一步

廣東高云半導(dǎo)體科技股份有限公司(以下簡稱“高云半導(dǎo)體”)日前宣布：高云半導(dǎo)體首款FPGA-SoC 產(chǎn)品—小蜜蜂®(LittleBee®)家族GW1NS系列GW1NS-2開始提供工程樣片及開發(fā)板，揭開了布局AI的序幕。

電子設(shè)計(jì)自動(dòng)化
2018-07-23

FPGA soc芯片
高云半導(dǎo)體發(fā)布基于小蜜蜂家族GW1NS系列GW1NS-2 FPGA-SoC芯片的軟硬件設(shè)計(jì)一體化開發(fā)平臺(tái)

21IC訊廣東高云半導(dǎo)體科技股份有限公司(以下簡稱“高云半導(dǎo)體”)日前宣布：高云半導(dǎo)體發(fā)布基于小蜜蜂家族GW1NS系列GW1NS-2 FPGA-SoC芯片的軟硬件設(shè)計(jì)一體化開發(fā)平臺(tái)。

電子設(shè)計(jì)自動(dòng)化
2018-07-23

FPGA SoC 高云半導(dǎo)體芯片
Cadence Sigrity 2018最新版集成3D設(shè)計(jì)與分析，大幅縮短PCB設(shè)計(jì)周期

21IC訊楷登電子(美國Cadence公司)今日宣布發(fā)布Cadence® Sigrity™ 2018版本，該版本包含最新的3D解決方案，幫助PCB設(shè)計(jì)團(tuán)隊(duì)縮短設(shè)計(jì)周期的同時(shí)實(shí)現(xiàn)設(shè)計(jì)成本和性能的最優(yōu)化。

電子設(shè)計(jì)自動(dòng)化
2018-07-20

cadence pcb設(shè)計(jì) 3d設(shè)計(jì)
紫光展銳推出全球集成度最高的新一代LTE芯片平臺(tái)—SC9832E

紫光展銳SC9832E采用成熟的28nm HPC+制程工藝，內(nèi)置4核Arm Cortex- A53處理器，主頻達(dá)1.4GHz，配備3D圖形加速的Mali T820 MP1圖形處理器，支持五模Cat 4通訊以及VoLTE、ViLTE和 VoWiFi功能。

電子設(shè)計(jì)自動(dòng)化
2018-06-21

紫光 lte芯片平臺(tái)
Harwin擴(kuò)展高牢固性表面貼裝3點(diǎn)PCB插槽系列應(yīng)用范圍

Harwin宣布進(jìn)一步擴(kuò)展其Sycamore Contact產(chǎn)品，該系列產(chǎn)品最初只能涵蓋1和1.5毫米直徑的接線引腳，但現(xiàn)在已經(jīng)可覆蓋0.80至1.90毫米的引腳尺寸。

電子設(shè)計(jì)自動(dòng)化
2018-06-14

harwin pcb插槽
Arm發(fā)布Artisan®物理IP，將加速基于臺(tái)積電22nm ULP/ULL平臺(tái)的主流移動(dòng)和物聯(lián)網(wǎng)設(shè)備SoC設(shè)計(jì)

近日，Arm宣布旗下Arm®Artisan®物理IP將應(yīng)用于臺(tái)積電基于Arm架構(gòu)的SoC設(shè)計(jì)22nm超低功耗(ULP)和超低漏電(ULL)平臺(tái)。臺(tái)積電22nmULP/ULL技術(shù)針對(duì)主流移動(dòng)和物聯(lián)網(wǎng)設(shè)備進(jìn)行了優(yōu)化，與上一代臺(tái)積電28nm HPC+平臺(tái)相比，在提升基于Arm的SoC性能的同時(shí)，更顯著降低功耗和硅片面積。

電子設(shè)計(jì)自動(dòng)化
2018-05-10

低功耗物聯(lián)網(wǎng)設(shè)備
Dialog拓展可配置混合信號(hào)IC領(lǐng)先地位，出貨量超35億套器件

高度集成電源管理、AC/DC電源轉(zhuǎn)換、充電、固態(tài)照明(SSL)和藍(lán)牙低功耗技術(shù)供應(yīng)商Dialog半導(dǎo)體公司(德國證券交易所交易代碼：DLG)日前宣布，其可配置混合信號(hào)IC(CMIC)產(chǎn)品總出貨量已超過35億套。

電子設(shè)計(jì)自動(dòng)化
2018-05-09

可配置混合信號(hào) greenpak工具

首頁上一頁 1 2 3 4 5 6 7 8 9 10 下一頁尾頁

發(fā)布文章

EDA

Achronix推出全新eFPGA項(xiàng)目，幫工程師快速構(gòu)建低成本測試芯片！

Micron和Achronix提供下一代FPGA并借助高性能GDDR6存儲(chǔ)器支持機(jī)器學(xué)習(xí)應(yīng)用

Cadence推出全新Tensilica DNA 100處理器IP，為設(shè)備端AI應(yīng)用提供業(yè)界領(lǐng)先的性能和能效

COMSOL 發(fā)布 5.4 版本和兩款全新產(chǎn)品，為用戶帶來更強(qiáng)大的建模功能

UltraSoC全新集成化多核調(diào)試、可視化和數(shù)據(jù)科學(xué)/分析套件擴(kuò)展其工具產(chǎn)品線

英特爾擴(kuò)充 FPGA 可編程加速卡產(chǎn)品組合，加速數(shù)據(jù)中心計(jì)算

高云半導(dǎo)體小蜜蜂家族新增兩款集成大容量DRAM的FPGA芯片

Cadence推出Voltus-XP 支持大規(guī)模并行處理、加速高達(dá)5倍、大容量的先進(jìn)工藝節(jié)點(diǎn)電源簽核技術(shù)

高云半導(dǎo)體小蜜蜂家族GW1NS系列GW1NS-2 FPGA-SoC芯片開始提供工程樣片及開發(fā)板，邁出布局AI第一步

高云半導(dǎo)體發(fā)布基于小蜜蜂家族GW1NS系列GW1NS-2 FPGA-SoC芯片的軟硬件設(shè)計(jì)一體化開發(fā)平臺(tái)

Cadence Sigrity 2018最新版集成3D設(shè)計(jì)與分析，大幅縮短PCB設(shè)計(jì)周期

紫光展銳推出全球集成度最高的新一代LTE芯片平臺(tái)—SC9832E

Harwin擴(kuò)展高牢固性表面貼裝3點(diǎn)PCB插槽系列應(yīng)用范圍

Arm發(fā)布Artisan®物理IP，將加速基于臺(tái)積電22nm ULP/ULL平臺(tái)的主流移動(dòng)和物聯(lián)網(wǎng)設(shè)備SoC設(shè)計(jì)

Dialog拓展可配置混合信號(hào)IC領(lǐng)先地位，出貨量超35億套器件

活動(dòng)預(yù)告

論壇

相關(guān)標(biāo)簽

課程視頻