通用的可編程數(shù)字信號處理器（programmable digital signal processor，pdsp）在近20年里已經(jīng)取得了巨大的成功。這些pdsp都是基于一種精簡指令集計算機（reduced instruction setcomputer，risc）范例的架構(gòu)，由至少一個快速陣列乘法器（例如：16×16位到24×24位定點數(shù)、或者是32位浮點數(shù)）和一個擴展字寬的累加器構(gòu)成。pdsp的優(yōu)勢源于大多數(shù)信號處理算法的乘-累加運算（multiply and accumulate，mac）都是非常密集的。通過多級流水線架構(gòu)，pdsp可以獲得僅受陣列乘法器的速度限制的mac速度。由此可以認(rèn)為fpga也能夠用來實現(xiàn)mac單元，但是，如果pdsp能夠滿足所需要的mac速度，那么pdsp在成本問題上通常更具有優(yōu)勢。另一方面，現(xiàn)在我們還發(fā)現(xiàn)了許多高帶寬的信號處理應(yīng)用領(lǐng)域，例如：無線電、多媒體或衛(wèi)星通信，fpga技術(shù)可以通過一個芯片上的多級mac單元來提供更多的帶寬。此外，在幾種后續(xù)要討論的諸如cordic、ntt和差錯校正算法等算法中，還可以進一步證明fpl技術(shù)要比pdsp更有效率。據(jù)稱，在未來，pdsp將會主宰需要復(fù)雜算法的應(yīng)用領(lǐng)域（例如：多重if－then－else結(jié)構(gòu)），而fpga將會統(tǒng)治更多前端（傳感器）的應(yīng)用，例如fir濾波、cordic算法或fft?！　g迎轉(zhuǎn)載，信息來自維庫電子市場網(wǎng)（）