FPGA

我要報錯

FPGA（Field－Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。

基于FlexRay的飛行仿真計算機1553B單元設(shè)計

MIL—STD—1553B(以下簡稱1553B)總線標準是美國于20世紀70年代提出的飛機內(nèi)部電子系統(tǒng)聯(lián)網(wǎng)標準，由于具有可靠性高、實時性好、使用靈活等優(yōu)點，廣泛應(yīng)用在軍用有人和無人機中。我國于1987年建立了與1553B

電子設(shè)計自動化
2015-01-07

flexray FPGA mil—std—15538 仿真；bu-61580
HDLC的FPGA實現(xiàn)方法

1 引言HDLC(High-level Data Link Control Procedures, 高級數(shù)據(jù)鏈路控制規(guī)程)廣泛應(yīng)用于數(shù)據(jù)通信領(lǐng)域，是確保數(shù)據(jù)信息可靠互通的重要技術(shù)。實施HDLC的一般方法通常是采用

嵌入式硬件
2015-01-06

電路設(shè)計 hdlc 實現(xiàn)方法 FPGA
FPGA動態(tài)局部可重構(gòu)中基于TBUF總線宏設(shè)計

引言FPGA動態(tài)局部可重構(gòu)技術(shù)是指允許可重構(gòu)的器件或系統(tǒng)的一部分進行重新配置，配置過程中其余部分的工作不受影響。動態(tài)局部可重構(gòu)縮短了重構(gòu)的時間，減少了系統(tǒng)重構(gòu)的開銷

嵌入式硬件
2015-01-06

總線與接口 tbuf總線 FPGA
奧迪量產(chǎn)車選用Altera SoC FPGA，實現(xiàn)“導航駕駛”

21ic Altera公司今天宣布，奧迪的高級輔助駕駛系統(tǒng)(ADAS)選用其SoC現(xiàn)場可編程門陣列(FPGA)，實現(xiàn)量產(chǎn)。奧迪是自動駕駛汽車技術(shù)的領(lǐng)先者，奧地利高科技公司TTTech則是奧迪中央輔助駕駛控制單元zFAS的核心開發(fā)合作伙伴

汽車電子
2015-01-06

Altera adas 導航駕駛 FPGA
SD存儲卡接口SD模式的FPGA實現(xiàn)

SD存儲卡接口定義了兩種通信模式，SD模式和SPI模式。分析了SD傳輸協(xié)議后，給出了一種SD模式設(shè)備接口的設(shè)計方案。該設(shè)計能夠自動解析主機發(fā)送的命令并響應(yīng)，與Flash控制器相連后可以對Flash進行讀寫操作。為了解決數(shù)

電子設(shè)計自動化
2015-01-02

flash控制器數(shù)據(jù)緩存 sd存儲卡 sd模式 FPGA
用于大容量FPGA設(shè)計的EDA工具集成與遠程調(diào)用

隨著EDA平臺服務(wù)趨于網(wǎng)絡(luò)化，如何通過對資源和流程的有效管理，為用戶提供更為方便安全的遠程EDA平臺調(diào)用服務(wù)，已成為關(guān)鍵問題。在FPGA開發(fā)平臺上集成了EDA工具環(huán)境，并部署SGD軟件。在實現(xiàn)遠程控制的基礎(chǔ)上構(gòu)建一個

電子設(shè)計自動化
2015-01-02

遠程控制 EDA sgd FPGA
自適應(yīng)數(shù)字預失真技術(shù)可提高無線回傳通道中的頻譜效率

Strategy Analytics公司在最近發(fā)表的調(diào)查報告中指出，到2017年回傳投資尚缺少920萬美元的資金缺口。這個數(shù)字表明為了維持由于移動智能設(shè)備的普及而呈指數(shù)增長的數(shù)字業(yè)務(wù)所計劃的投資和實際要求投資之間的差異。鑒于

電子設(shè)計自動化
2015-01-02

數(shù)字預失真回傳頻譜效率 FPGA
FPGA設(shè)計中功耗的分析與仿真

FPGA的應(yīng)用越來越廣泛，隨著制造工藝水平的不斷提升，越來越高的器件密度以及性能使得功耗因數(shù)在FPGA設(shè)計中越來越重要。器件中元件模塊的種類和數(shù)量對FPGA設(shè)計中功耗的動態(tài)范圍影響較大，對FPGA的電源功耗進行了分析

電子設(shè)計自動化
2015-01-02

動態(tài)功耗靜態(tài)功耗觸發(fā)率 FPGA
在FPGA中實現(xiàn)嵌入式TCP／IP通信協(xié)議棧

引言隨著電子信息技術(shù)的發(fā)展，網(wǎng)絡(luò)化日益普遍，以太網(wǎng)被廣泛應(yīng)用到各個領(lǐng)域，只要在設(shè)備上增加一個網(wǎng)絡(luò)接口并實現(xiàn)TCP/IP協(xié)議，就可以方便地接入到現(xiàn)有的網(wǎng)絡(luò)中，完成遠程數(shù)據(jù)傳輸?shù)南嚓P(guān)功能。因此，嵌入式網(wǎng)絡(luò)技術(shù)一

電子設(shè)計自動化
2015-01-01

嵌入式系統(tǒng) lwip tcp／ip FPGA
ARM、DSP、FPGA的技術(shù)特點和區(qū)別

在嵌入式開發(fā)領(lǐng)域，arm是一款非常受歡迎的微處理器，其市場覆蓋率極高，DSP和FPGA則是作為嵌入式開發(fā)的協(xié)處理器，協(xié)助微處理器更好的實現(xiàn)產(chǎn)品功能。那三者的技術(shù)特點以及區(qū)別是什么呢?下文就此問題略做了總結(jié)。arm(

單片機
2014-12-31

DSP ARM 雙核 FPGA
經(jīng)驗總結(jié)：FPGA時序約束的6種方法

對自己的設(shè)計的實現(xiàn)方式越了解，對自己的設(shè)計的時序要求越了解，對目標器件的資源分布和結(jié)構(gòu)越了解，對EDA工具執(zhí)行約束的效果越了解，那么對設(shè)計的時序約束目標就會越清晰，相應(yīng)地，設(shè)計的時序收斂過程就會更可控。

單片機
2014-12-31

時序時序收斂 I/O FPGA
FPGA四大設(shè)計要點解析

本文敘述概括了FPGA應(yīng)用設(shè)計中的要點，包括，時鐘樹、FSM、latch、邏輯仿真四個部分。FPGA的用處比我們平時想象的用處更廣泛，原因在于其中集成的模塊種類更多，而不僅僅是原來的簡單邏輯單元(LE)。早期的FPGA相對比

單片機
2014-12-31

進程 CORE LATCH FPGA
基于CPLD的FPGA從并快速加載方案

現(xiàn)場可編程門陣列(FPGA)作為專用集成電路(ASIC)領(lǐng)域的一種半定制電路，可以根據(jù)設(shè)計的需要靈活實現(xiàn)各種接口或者總線的輸出，在設(shè)備端的通信產(chǎn)品中已得到越來越廣泛的使用。FPGA 是基于靜態(tài)隨機存儲器(SRAM)結(jié)構(gòu)的，

單片機
2014-12-31

CPU Flash CPLD FPGA
FPGA前輩分享

FPGA牛人的經(jīng)驗談這里我談?wù)勎业囊恍┙?jīng)驗和大家分享，希望能對IC設(shè)計的新手有一定的幫助，能使得他們能少走一些彎路，歡迎討論!我相信“如果有夢想，就會實現(xiàn)!”在IC工業(yè)中有許多不同的領(lǐng)域，IC設(shè)計者的特

電子設(shè)計自動化
2014-12-25

芯片時鐘 IP FPGA
借助創(chuàng)新電子設(shè)計平臺實現(xiàn)FPGA嵌入式系統(tǒng)設(shè)計

FPGA問世已經(jīng)超過20年，現(xiàn)在FPGA在復雜邏輯電路以及數(shù)字信號處理領(lǐng)域中扮演著越來越重要的角色，SoC以其低功耗、高性能、低成本、高可靠性等優(yōu)點成為嵌入式系統(tǒng)的發(fā)展趨勢。不過，對于很多設(shè)計者來講這還是“新

電子設(shè)計自動化
2014-12-23

系統(tǒng)設(shè)計嵌入式系統(tǒng) 電子設(shè)計 FPGA
賽靈思FPGA受DLP數(shù)字影院投影儀青睞

賽靈思公司(Xilinx)日前宣布NEC子公司NEC Display Solutions有限公司的三款DLP數(shù)字影院投影儀產(chǎn)品，均采用了賽靈思Virtex®-5 FPGA系列產(chǎn)品。DLP數(shù)字影院投影儀符合美國數(shù)字影院計劃(DCI1)標準，擁有一系列優(yōu)異的

電子設(shè)計自動化
2014-12-23

賽靈思投影儀 DLP FPGA
Altera演示FPGA中業(yè)界性能最好的DDR4存儲器數(shù)據(jù)速率

21ic訊 Altera公司近日宣布，在硅片中演示了DDR4存儲器接口，其工作速率是業(yè)界最高的2,666Mbps。Altera的Arria 10 FPGA和SoC是目前業(yè)界唯一能夠支持這一速率DDR4存儲器的FP

嵌入式動態(tài)
2014-12-19

Altera 存儲器數(shù)據(jù) DDR4 FPGA
通過實時改變使用率研究FPGA功耗行為

現(xiàn)代的FPGA 芯片能夠開發(fā)高性能應(yīng)用，但在這些設(shè)計中電源管理通常是一大限制因素。FPGA 器件的資源使用最能決定設(shè)計的容量和處理速度，但是增加資源就會提高功耗。更高的功耗會提高運行成本、面積要求和結(jié)溫，而設(shè)計

電子設(shè)計自動化
2014-12-18

器件開發(fā)板 ICE FPGA
利用FPGA對大規(guī)模MIMO信道進行特性描述

多用戶MIMO(MUMIMO)是一種無線通信技術(shù)，采用基礎(chǔ)架構(gòu)節(jié)點(例如基站和接入點)上的多個天線為多個客戶同時提供服務(wù)。MU-MIMO是未來無線標準中必不可少的組成部分，有望為繁忙的網(wǎng)絡(luò)帶來顯著的性能提升。人們預想隨著無

電子設(shè)計自動化
2014-12-18

數(shù)據(jù)包 GO MIMO信道 FPGA
基于FPGA高速大容量數(shù)據(jù)采集與存儲系統(tǒng)

大容量數(shù)據(jù)采集與存儲系統(tǒng)在工業(yè)自動化生產(chǎn)、國防和軍事監(jiān)控及環(huán)境監(jiān)測等方面被廣泛應(yīng)用。為了能夠完整、準確地捕獲到各種信號或者故障發(fā)生時的特征信號，需要對其進行狀態(tài)監(jiān)測，并且要求監(jiān)測系統(tǒng)具備長時間連續(xù)采集

電子設(shè)計自動化
2014-12-17

數(shù)據(jù)采集存儲系統(tǒng) FIFO FPGA

首頁上一頁 123 124 125 126 127 128 129 130 131 132 下一頁尾頁

FPGA

基于FlexRay的飛行仿真計算機1553B單元設(shè)計

HDLC的FPGA實現(xiàn)方法

FPGA動態(tài)局部可重構(gòu)中基于TBUF總線宏設(shè)計

奧迪量產(chǎn)車選用Altera SoC FPGA，實現(xiàn)“導航駕駛”

SD存儲卡接口SD模式的FPGA實現(xiàn)

用于大容量FPGA設(shè)計的EDA工具集成與遠程調(diào)用

自適應(yīng)數(shù)字預失真技術(shù)可提高無線回傳通道中的頻譜效率

FPGA設(shè)計中功耗的分析與仿真

在FPGA中實現(xiàn)嵌入式TCP／IP通信協(xié)議棧

ARM、DSP、FPGA的技術(shù)特點和區(qū)別

經(jīng)驗總結(jié)：FPGA時序約束的6種方法

FPGA四大設(shè)計要點解析

基于CPLD的FPGA從并快速加載方案

FPGA前輩分享

借助創(chuàng)新電子設(shè)計平臺實現(xiàn)FPGA嵌入式系統(tǒng)設(shè)計

賽靈思FPGA受DLP數(shù)字影院投影儀青睞

Altera演示FPGA中業(yè)界性能最好的DDR4存儲器數(shù)據(jù)速率

通過實時改變使用率研究FPGA功耗行為

利用FPGA對大規(guī)模MIMO信道進行特性描述

基于FPGA高速大容量數(shù)據(jù)采集與存儲系統(tǒng)

相關(guān)標簽

關(guān)注此標簽的用戶(人)

熱門活動

課程視頻