
為提高集成架構(gòu)中車電總線通信速率,結(jié)合綜合化處理系統(tǒng)項(xiàng)目要求,采用雙總線結(jié)合的方式,利用CAN總線和FlexRay總線實(shí)現(xiàn)功能及搭配上的互補(bǔ),提出一種基于現(xiàn)場(chǎng)可編程門陣列(FPGA)的總線接口單元設(shè)計(jì)方案。通過(guò)FPGA完
體感游戲是視覺(jué)與本體感覺(jué)和動(dòng)作控制的集合,伴隨著虛擬現(xiàn)實(shí)技術(shù)的迅猛發(fā)展,正逐步走入市場(chǎng)。為了達(dá)到視覺(jué)、運(yùn)動(dòng)相結(jié)合的目的,采用加速度傳感器與VGA顯示器相結(jié)合的方法,通過(guò)戴有速度手套的手的運(yùn)動(dòng)來(lái)完成對(duì)游戲
對(duì)FPGA設(shè)計(jì)中常用的復(fù)位設(shè)計(jì)方法進(jìn)行了分類、分析和比較。針對(duì)FPGA在復(fù)位過(guò)程中存在不可靠復(fù)位的現(xiàn)象,提出了提高復(fù)位設(shè)計(jì)可靠性的4種方法,包括清除復(fù)位信號(hào)上的毛刺、異步復(fù)位同步釋放、采用專用全局異步復(fù)位/置位
FPGA模塊結(jié)構(gòu)如圖10所示。通過(guò)VIO控制模塊,可對(duì)包事務(wù)類型、包載荷、發(fā)送地址等參數(shù)進(jìn)行設(shè)置。本測(cè)試將包載荷設(shè)為256字節(jié),讀/寫內(nèi)存空間設(shè)為DSP的MSM(Multi-core Share
在高性能雷達(dá)信號(hào)處理機(jī)研制中,高速串行總線正逐步取代并行總線。業(yè)界廣泛使用的Xilinx公司Virtex-6系列FPGA支持多種高速串行通信協(xié)議,本文針對(duì)其中較為常用的Aurora
數(shù)字存儲(chǔ)示波器作為測(cè)試技術(shù)的重要工具,被廣泛應(yīng)用于各個(gè)領(lǐng)域,并逐步取代傳統(tǒng)模擬示波器。其采樣數(shù)據(jù)是波形運(yùn)算和分析的基礎(chǔ),直接影響到整個(gè)數(shù)字存儲(chǔ)示波器的準(zhǔn)確性。從這點(diǎn)出來(lái),提出采用現(xiàn)場(chǎng)可編程邏輯器件(
RS(Reed—Solomon)編碼是一種具有較強(qiáng)糾錯(cuò)能力的多進(jìn)制BCH編碼,其既可糾正隨機(jī)錯(cuò)誤,又可糾正突發(fā)錯(cuò)誤。RS編譯碼器廣泛應(yīng)用于通信和存儲(chǔ)系統(tǒng),為解決高速存儲(chǔ)器中數(shù)據(jù)可靠性的問(wèn)題,文中提出了RS編碼的實(shí)現(xiàn)方
現(xiàn)場(chǎng)可編程門陣列(FPGA)與模數(shù)轉(zhuǎn)換器(ADC)輸出的接口是一項(xiàng)常見(jiàn)的工程設(shè)計(jì)挑戰(zhàn)。本文簡(jiǎn)要介紹各種接口協(xié)議和標(biāo)準(zhǔn),并提供有關(guān)在高速數(shù)據(jù)轉(zhuǎn)換器實(shí)現(xiàn)方案中使用LVDS的應(yīng)用訣竅和技巧。接口方式和標(biāo)準(zhǔn)現(xiàn)場(chǎng)可編程門陣列
一,面積與速度的平衡互換原則這里的面積指的是FPGA的芯片資源,包括邏輯資源和I/O資源等;這里的速度指的是FPGA工作的最高頻率(和DSP或者ARM不同,F(xiàn)PGA設(shè)計(jì)的工作頻率是不固定的,而是和設(shè)計(jì)本身的延遲緊密相連)。
Altera日前推出該公司第10代FPGA和SoC(芯片系統(tǒng)),Altera公司產(chǎn)品營(yíng)銷資深總監(jiān)Patrick Dorsey表示,第10代器件在工藝技術(shù)和體系結(jié)構(gòu)基礎(chǔ)上都進(jìn)行了優(yōu)化,以最低功耗實(shí)現(xiàn)了業(yè)界最好的性能和水平最高的系統(tǒng)集成度。首
3G網(wǎng)絡(luò)和智能手機(jī)的迅速普及推動(dòng)了移動(dòng)互聯(lián)網(wǎng)的發(fā)展,為安防網(wǎng)絡(luò)從局域網(wǎng)擴(kuò)展到移動(dòng)互聯(lián)網(wǎng)提供了條件。通過(guò)對(duì)移動(dòng)互聯(lián)網(wǎng)的上行帶寬和下行帶寬的實(shí)測(cè)可以知,512 Kbps是一個(gè)有效而且可靠的帶寬值,如果能夠在這個(gè)帶
在二十世紀(jì)九十年代,PC毫無(wú)疑問(wèn)是最高性價(jià)比的平臺(tái),其他領(lǐng)域的工程師意識(shí)到如果在他們的非PC應(yīng)用中采用PC元件,他們可獲益于這些低成本和高可靠性的元件。眾多嵌入式設(shè)計(jì)師發(fā)揚(yáng)了這種做法,為終端消費(fèi)者提供更大的
電子密碼鎖與傳統(tǒng)密碼鎖相比,具有安全性高、成本低、易操作等諸多優(yōu)點(diǎn)。正因如此,電子密碼鎖近年來(lái)發(fā)展迅速,諸如按鍵式密碼鎖、卡片式密碼鎖、以及更加復(fù)雜的指紋識(shí)
21ic訊 Altera公司今天發(fā)布其Quartus® II軟件v14.1,擴(kuò)展支持Arria® 10 FPGA和SoC——FPGA業(yè)界唯一具有硬核浮點(diǎn)DSP模塊的器件,也是業(yè)界唯一集成了ARM處理器的20 nm SoC FPGA。Altera最新的軟件
本文考察了半導(dǎo)體制造業(yè)中晶體管設(shè)計(jì)從傳統(tǒng)平面向3D結(jié)構(gòu)轉(zhuǎn)化的影響,以及其對(duì)可編程邏輯器件性能的顯著提升。引言2013年2月,Altera公司與Intel公司共同宣布了Altera下一代最高性能FPGA產(chǎn)品的生產(chǎn)將獨(dú)家采用Intel的
如果你在采用FPGA的電路板設(shè)計(jì)方面的經(jīng)驗(yàn)很有限或根本沒(méi)有,那么在新的項(xiàng)目中使用FPGA的前景就十分堪憂——特別是如果FPGA是一個(gè)有1000個(gè)引腳的大塊頭。繼續(xù)閱讀本文將有助于你的FPGA選型和設(shè)計(jì)過(guò)程,并且
我經(jīng)常收到關(guān)于各類設(shè)備之間的差異的問(wèn)題,諸如ASIC、ASSP、SoC和FPGA之間的區(qū)別問(wèn)題。例如是SoC是ASIC嗎?或ASIC是SoC嗎?ASIC和ASSP之間的區(qū)別是什么?以及高端FPGA應(yīng)該歸類為SoC嗎?這里有幾個(gè)難題,至少技術(shù)和術(shù)語(yǔ)隨
高端設(shè)計(jì)工具為少有甚是沒(méi)有硬件設(shè)計(jì)技術(shù)的工程師和科學(xué)家提供現(xiàn)場(chǎng)可編程門陣列(FPGA)。無(wú)論你使用圖形化設(shè)計(jì)程序,ANSI C語(yǔ)言還是VHDL語(yǔ)言,如此復(fù)雜的合成工藝會(huì)不禁讓人去想FPGA真實(shí)的運(yùn)作情況。在這個(gè)芯片中的
非易失性FPGA以其低功耗、高性價(jià)比的特點(diǎn)在低成本FPGA市場(chǎng)中展露潛力。據(jù)Altera公司產(chǎn)品營(yíng)銷資深總監(jiān)Patrick Dorsey介紹,全球FPGA一年的市場(chǎng)規(guī)模為50億美元,其中低成本FPGA約為15億美元,而非易失性FPGA則占低成
0 引言隨著芯片規(guī)模的越來(lái)越大、資源的越來(lái)越豐富, 芯片的設(shè)計(jì)復(fù)雜度也大大增加。事實(shí)上, 在芯片設(shè)計(jì)完成后, 有時(shí)還需要根據(jù)情況改變一些控制, 這在使用過(guò)程中會(huì)經(jīng)常遇到。