FPGA

我要報錯

FPGA（Field－Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。

基于FPGA的幀同步提取方法的研究

在可靠的通信系統(tǒng)中，要保證接收端能正確解調(diào)出信息，必須要有一個同步系統(tǒng)，以實現(xiàn)發(fā)送端和接收端的同步，因此同步提取在通信系統(tǒng)中是至關(guān)重要的。一個簡單的接收系統(tǒng)框圖如圖1所示。本文介紹一種基于現(xiàn)場可編程門

電子設(shè)計自動化
2012-11-06

FPGA 幀同步 BSP 電平
Microsemi推出下一代SmartFusion2 SoC FPGA

Microsemi推出下一代SmartFusion2 SoC FPGA

嵌入式軟件
2012-11-06

SoC MICROSEMI SMARTFUSION2 FPGA
ADAS：市場發(fā)展趨勢和新興技術(shù)

從上世紀50年代早期的電動車窗到當今最新的汽車駕駛系統(tǒng)，豪華汽車所具有的高端特性隨著時間的推移最終都應(yīng)用到中端和經(jīng)濟型汽車上，成為必備的電子和電氣系統(tǒng)。最近新出現(xiàn)的高級輔助駕駛系統(tǒng)(ADAS)技術(shù)也不例外。作

汽車電子
2012-11-05

Altera 大燈 ADAS FPGA
基于FPGA 的DDR SDRAM控制器在高速數(shù)據(jù)采集系統(tǒng)中應(yīng)用

實現(xiàn)數(shù)據(jù)的高速大容量存儲是數(shù)據(jù)采集系統(tǒng)中的一項關(guān)鍵技術(shù)。本設(shè)計采用Altera 公司Cyclone系列的FPGA 完成了對DDR SDRAM 的控制，以狀態(tài)機來描述對DDR SDRAM 的各種時序操作，設(shè)計了DDR SDRAM 的數(shù)據(jù)與命令接口。用控

電子設(shè)計自動化
2012-11-05

高速數(shù)據(jù)采集系統(tǒng) DDR SDRAM控制器 FPGA
FPGA遠程更新重啟系統(tǒng)

正文　 1) 因為FPGA具有開發(fā)周期短，可更新等優(yōu)點，現(xiàn)在有越來越多的通訊系統(tǒng)采用FPGA作為實際產(chǎn)品方案。已經(jīng)有大量的FPGA應(yīng)用到通訊系統(tǒng)中，為了降低系統(tǒng)維護的人力成本，需要能夠?qū)崿F(xiàn)FPGA遠程版本更新。本文將以Xi

電子設(shè)計自動化
2012-11-03

指令 VIRTEX6 FPGA BSP
基于IP核的FPGA 設(shè)計方法

幾年前設(shè)計專用集成電路(ASIC) 還是少數(shù)集成電路設(shè)計工程師的事, 隨著硅的集成度不斷提高,百萬門的ASIC 已不難實現(xiàn), 系統(tǒng)制造公司的設(shè)計人員正越來越多地采用ASIC 技術(shù)集成系統(tǒng)級功能(System L evel In tegrete - SL

電子設(shè)計自動化
2012-11-01

指令軟核 IP核 FPGA
Altera介紹下一代20nm產(chǎn)品創(chuàng)新技術(shù)細節(jié)

不久前，Altera公司公開了在其下一代20nm產(chǎn)品中規(guī)劃的幾項關(guān)鍵創(chuàng)新技術(shù)，通過在20 nm的體系結(jié)構(gòu)、軟件和工藝的創(chuàng)新，支持更強大的混合系統(tǒng)架構(gòu)的開發(fā)。日前，Altera公司資深副總裁首席技術(shù)官Misha Burich博士專程來到

消費電子
2012-11-01

器件 Altera 系統(tǒng)架構(gòu) FPGA
Altera率先在28nm FPGA上測試復(fù)數(shù)高性能浮點DSP設(shè)計

Altera公司30日宣布，在業(yè)界率先在28 nm FPGA器件上成功測試了復(fù)數(shù)高性能浮點數(shù)字信號處理(DSP)設(shè)計。獨立技術(shù)分析公司Berkeley設(shè)計技術(shù)有限公司(BDTI)驗證了能夠在Altera Stratix® V和Arria V 28 nm FPGA開發(fā)套

消費電子
2012-11-01

Altera 矩陣 DSP設(shè)計 FPGA
DSP+FPGA結(jié)構(gòu)在雷達模擬系統(tǒng)中的應(yīng)用

1 引言隨著信息技術(shù)革命的深入和計算機技術(shù)的飛速發(fā)展，低速、低可靠性的單片機以及小規(guī)模的集成電路已經(jīng)越來越不能滿足需要，正逐漸被DSP與可編程邏輯器件(如FPGA、CPLD)所取代。一方面，數(shù)字信號處理技術(shù)逐漸地發(fā)展

電子設(shè)計自動化
2012-10-31

DSP 雷達模擬系統(tǒng) FPGA
面向FPGA的EDA工具突破復(fù)雜性屏障

FPGA器件不僅提供可與許多ASIC器件媲美的運行速度和門電路容量，而且促進了EDA工具在該市場中的發(fā)展。要點FPGA 提供單片系統(tǒng)設(shè)計需要的功能。多數(shù) FPGA 廠商提供自己的開發(fā)支持軟件。靈活地以多個廠商的器件為目標的

電子設(shè)計自動化
2012-10-31

工程師 EDA ASIC FPGA
Altera介紹下一代20nm產(chǎn)品創(chuàng)新技術(shù)細節(jié)

不久前，Altera公司公開了在其下一代20nm產(chǎn)品中規(guī)劃的幾項關(guān)鍵創(chuàng)新技術(shù)，通過在20 nm的體系結(jié)構(gòu)、軟件和工藝的創(chuàng)新，支持更強大的混合系統(tǒng)架構(gòu)的開發(fā)。日前，Altera公司資深副總裁首席技術(shù)官Misha Burich博士專程來到

電子設(shè)計自動化
2012-10-31

器件 Altera 系統(tǒng)架構(gòu) FPGA
Altera公開下一代20nm產(chǎn)品創(chuàng)新技術(shù)細節(jié)

不久前，Altera公司公開了在其下一代20nm產(chǎn)品中規(guī)劃的幾項關(guān)鍵創(chuàng)新技術(shù)，通過在20 nm的體系結(jié)構(gòu)、軟件和工藝的創(chuàng)新，支持更強大的混合系統(tǒng)架構(gòu)的開發(fā)。日前，Altera公司資深副總裁首席技術(shù)官Misha Burich博士專程

消費電子
2012-10-31

器件 Altera 系統(tǒng)架構(gòu) FPGA
Altera率先在28nm FPGA上測試復(fù)數(shù)高性能浮點DSP設(shè)計

Altera公司30日宣布，在業(yè)界率先在28 nm FPGA器件上成功測試了復(fù)數(shù)高性能浮點數(shù)字信號處理(DSP)設(shè)計。獨立技術(shù)分析公司Berkeley設(shè)計技術(shù)有限公司(BDTI)驗證了能夠在Altera Stratix® V和Arria® V 28 nm FPGA開

電子設(shè)計自動化
2012-10-31

Altera 開發(fā)套件 DSP設(shè)計 FPGA
Altera介紹下一代20nm產(chǎn)品創(chuàng)新技術(shù)細節(jié)

不久前，Altera公司公開了在其下一代20nm產(chǎn)品中規(guī)劃的幾項關(guān)鍵創(chuàng)新技術(shù)，通過在20 nm的體系結(jié)構(gòu)、軟件和工藝的創(chuàng)新，支持更強大的混合系統(tǒng)架構(gòu)的開發(fā)。日前，Altera公司資深副總裁首席技術(shù)官Misha Burich博士專程來到

電子設(shè)計自動化
2012-10-31

器件 Altera 系統(tǒng)架構(gòu) FPGA
基于FPGA的嵌入式智能管理系統(tǒng)的設(shè)計與實現(xiàn)

基于FPGA的嵌入式智能管理系統(tǒng)的設(shè)計與實現(xiàn)

嵌入式軟件
2012-10-30

嵌入式風(fēng)機智能管理系統(tǒng) FPGA
基于FPGA的嵌入式智能管理系統(tǒng)的設(shè)計與實現(xiàn)

基于FPGA的嵌入式智能管理系統(tǒng)的設(shè)計與實現(xiàn)

嵌入式教程
2012-10-30

嵌入式風(fēng)機智能管理系統(tǒng) FPGA
Altera率先在28-nm FPGA上測試復(fù)數(shù)高性能浮點數(shù)字信號處理設(shè)計

21ic訊 Altera公司日前宣布，在業(yè)界率先在28 nm FPGA器件上成功測試了復(fù)數(shù)高性能浮點數(shù)字信號處理(DSP)設(shè)計。獨立技術(shù)分析公司Berkeley設(shè)計技術(shù)有限公司(BDTI)驗證了能夠在Altera Stratix® V和Arria® V 28

測試測量
2012-10-30

Altera 開發(fā)套件數(shù)字信號處理 FPGA
針對FPGA內(nèi)缺陷成團的電路可靠性設(shè)計研究

引言微小衛(wèi)星促進了專用集成電路(ASIC—ApplicatiON Spceific Integrated Circuit)在航天領(lǐng)域的應(yīng)用。現(xiàn)場可編程門陣列(FPGA —Field Programable Gate Array)作為ASIC的特殊實現(xiàn)形式，是中國航天目前集成

電子設(shè)計自動化
2012-10-30

模型電路可靠性 FPGA BSP
基于FPGA和DSP技術(shù)某型飛機總線系統(tǒng)通訊軟件的設(shè)計

在分析某型飛機MILSTD1553B數(shù)據(jù)總線系統(tǒng)構(gòu)成的基礎(chǔ)上，結(jié)合其通信協(xié)議與其消息傳輸格式，建立了某型飛機總線系統(tǒng)通訊層次結(jié)構(gòu)，并運用FPGA和DSP技術(shù)設(shè)計了此型飛機總線系統(tǒng)通訊軟件。目前，隨著工藝和技術(shù)的進步，集

電子設(shè)計自動化
2012-10-30

通訊軟件飛機 FPGA
我的FPGA學(xué)習(xí)歷程

回想起自己學(xué)FPGA，已經(jīng)有一段時間了，從開始的茫然，到后來的瘋狂看書，設(shè)計開發(fā)板，調(diào)電路，練習(xí)各種FPGA實例，到最后能獨立完成項目，一路走來，感受頗多，拿出來和大家分享，順便介紹下自己的一點經(jīng)驗所得，希望

充電吧
2012-10-30

Altera 調(diào)試 HANDBOOK FPGA

首頁上一頁 172 173 174 175 176 177 178 179 180 181 下一頁尾頁

FPGA

基于FPGA的幀同步提取方法的研究

Microsemi推出下一代SmartFusion2 SoC FPGA

ADAS：市場發(fā)展趨勢和新興技術(shù)

基于FPGA 的DDR SDRAM控制器在高速數(shù)據(jù)采集系統(tǒng)中應(yīng)用

FPGA遠程更新重啟系統(tǒng)

基于IP核的FPGA 設(shè)計方法

Altera介紹下一代20nm產(chǎn)品創(chuàng)新技術(shù)細節(jié)

Altera率先在28nm FPGA上測試復(fù)數(shù)高性能浮點DSP設(shè)計

DSP+FPGA結(jié)構(gòu)在雷達模擬系統(tǒng)中的應(yīng)用

面向FPGA的EDA工具突破復(fù)雜性屏障

Altera介紹下一代20nm產(chǎn)品創(chuàng)新技術(shù)細節(jié)

Altera公開下一代20nm產(chǎn)品創(chuàng)新技術(shù)細節(jié)

Altera率先在28nm FPGA上測試復(fù)數(shù)高性能浮點DSP設(shè)計

Altera介紹下一代20nm產(chǎn)品創(chuàng)新技術(shù)細節(jié)

基于FPGA的嵌入式智能管理系統(tǒng)的設(shè)計與實現(xiàn)

基于FPGA的嵌入式智能管理系統(tǒng)的設(shè)計與實現(xiàn)

Altera率先在28-nm FPGA上測試復(fù)數(shù)高性能浮點數(shù)字信號處理設(shè)計

針對FPGA內(nèi)缺陷成團的電路可靠性設(shè)計研究

基于FPGA和DSP技術(shù)某型飛機總線系統(tǒng)通訊軟件的設(shè)計

我的FPGA學(xué)習(xí)歷程

相關(guān)標簽

關(guān)注此標簽的用戶(人)

熱門活動

課程視頻