FPGA

我要報錯

FPGA（Field－Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。

利用Maxim外設(shè)模塊加速FPGA原型設(shè)計顯著降低成本

Maxim Integrated Products的15種模擬和混合信號外設(shè)模塊能夠插入與Pmod標準兼容的任意FPGA/CPU擴展端口。Maxim推出能夠直接插入符合Digilent Pmod標準的任意FPGA/CPU擴展端口的15個外設(shè)模塊套裝。簡單的連接操作和便

電源-LED驅(qū)動
2012-07-02

FPGA 原型設(shè)計 MAXIM 軟件
一種基于ARM和FPGA的可重構(gòu)MAC協(xié)議設(shè)計

一種基于ARM和FPGA的可重構(gòu)MAC協(xié)議設(shè)計

嵌入式教程
2012-06-30

ARM 協(xié)議設(shè)計 MAC協(xié)議 FPGA
基于FPGA的運動估計設(shè)計

摘要：利用功能強大的FPGA實現(xiàn)視頻圖像的一種運動估計設(shè)計，采用的搜索方法是三步搜索法。在進行方案設(shè)計時，本文采用了技術(shù)比較成熟的VHDL語言進行設(shè)計，并使用Quartus II軟件進行時序仿真。由仿真結(jié)果可知，無論是

數(shù)字電源
2012-06-30

存儲器矢量 BSP FPGA
基于FPGA的腦機接口系統(tǒng)方案

腦機接口BCI(Brain Computer Interface)是一種新穎的人機接口方式。它的定義是：不依賴于腦的正常輸出通路(外周神經(jīng)系統(tǒng)及肌肉組織)的腦-機(計算機或其他裝置)通訊系統(tǒng)[1]。液晶面板走勢要實現(xiàn)腦機接口，必須有一種能

數(shù)字電源
2012-06-30

系統(tǒng)方案腦機接口誘發(fā)電位 FPGA
一種基于FPGA的慢門限恒虛警處理電路設(shè)計

摘要雷達信號的檢測多是在干擾背景下進行，如何從干擾中提取目標信號，不僅要求有一定的信噪比，而且必需有恒虛警處理設(shè)備。恒虛警處理是雷達信號處理的重要組成部分，慢門限恒虛警處理主要是針對接收機熱噪聲，文中

電子設(shè)計自動化
2012-06-29

電路設(shè)計處理電路恒虛警 FPGA
基于FPGA的高速數(shù)據(jù)采集控制模塊設(shè)計

摘要以Spartan-3E系列FPGA為核心控制模塊，結(jié)合AD10242模數(shù)轉(zhuǎn)換芯片和MXP-123MD-F光收發(fā)模塊，實現(xiàn)了高速數(shù)據(jù)采集和光纖傳輸其中FPGA用于實現(xiàn)數(shù)據(jù)控制、雙口RAM和8B／10B編解碼等功能。該數(shù)據(jù)采集控制模塊具有性能

電子設(shè)計自動化
2012-06-29

控制模塊模塊設(shè)計高速數(shù)據(jù)采集 FPGA
基于FPGA的高速數(shù)據(jù)采集控制模塊設(shè)計

摘要以Spartan-3E系列FPGA為核心控制模塊，結(jié)合AD10242模數(shù)轉(zhuǎn)換芯片和MXP-123MD-F光收發(fā)模塊，實現(xiàn)了高速數(shù)據(jù)采集和光纖傳輸其中FPGA用于實現(xiàn)數(shù)據(jù)控制、雙口RAM和8B／10B編解碼等功能。該數(shù)據(jù)采集控制模塊具有性能

測試測量
2012-06-29

控制模塊模塊設(shè)計高速數(shù)據(jù)采集 FPGA
基于FPGA的OLED真彩色顯示的實現(xiàn)

摘要利用FPGA控制模塊，設(shè)計了OLED真彩色動態(tài)圖像驅(qū)動控制電路。介紹采用FPGA實現(xiàn)OLED外圍控制電路和256級灰度的方法，并分析電路中模塊的作用及整個電路的工作過程。電路系統(tǒng)采用基于Altera公司的FPCA技術(shù)進行設(shè)計

電子設(shè)計自動化
2012-06-29

OLED CK BSP FPGA
基于FPGA的信號頻譜分析系統(tǒng)

摘要利用FPGA實現(xiàn)了信號的采集與頻譜分析系統(tǒng)，對系統(tǒng)進行了模塊劃分，并分別給出了各模塊的設(shè)計要點，完成了模擬信號采集模塊、快速傅里葉變換模塊、存儲模塊以及VGA顯示模塊的設(shè)計。最后對設(shè)計的各模塊進行了功能

電子設(shè)計自動化
2012-06-27

信號頻譜 BSP 頻譜分析系統(tǒng) FPGA
基于FPGA的OLED真彩色顯示的設(shè)計方案簡述

利用FPGA 控制模塊，設(shè)計了OLED 真彩色動態(tài)圖像驅(qū)動控制電路。介紹采用FPGA 實現(xiàn)OLED 外圍控制電路和256 級灰度的方法，并分析電路中模塊的作用及整個電路的工作過程。電路系統(tǒng)采用基于Altera 公司的FPGA技術(shù)進行設(shè)計

電子設(shè)計自動化
2012-06-27

驅(qū)動電路 OLED CK FPGA
基于ARM和FPGA的時間同步儀控制單元設(shè)計

摘要以時間同步儀的功能為出發(fā)點，設(shè)計了基于ARM和FPGA的控制系統(tǒng)，該系統(tǒng)以ARM芯片S3C2440A為控制核心，在FPGA芯片XCS30的輔助控制下，完成了時間同步儀系統(tǒng)的人機交互、參數(shù)設(shè)定、電文處理、遠程控制等功能。通

數(shù)字電源
2012-06-27

ARM 控制單元時間同步 FPGA
基于ARM和FPGA的時間同步儀控制單元設(shè)計

基于ARM和FPGA的時間同步儀控制單元設(shè)計

嵌入式軟件
2012-06-27

ARM 控制單元時間同步 FPGA
基于ARM和FPGA的時間同步儀控制單元設(shè)計

基于ARM和FPGA的時間同步儀控制單元設(shè)計

嵌入式軟件
2012-06-27

ARM 控制單元時間同步 FPGA
基于ARM和FPGA的時間同步儀控制單元設(shè)計

基于ARM和FPGA的時間同步儀控制單元設(shè)計

嵌入式教程
2012-06-27

ARM 控制單元時間同步 FPGA
基于FPGA的OLED真彩色顯示的實現(xiàn)

摘要利用FPGA控制模塊，設(shè)計了OLED真彩色動態(tài)圖像驅(qū)動控制電路。介紹采用FPGA實現(xiàn)OLED外圍控制電路和256級灰度的方法，并分析電路中模塊的作用及整個電路的工作過程。電路系統(tǒng)采用基于Altera公司的FPCA技術(shù)進行設(shè)計

電源
2012-06-27

OLED CK BSP FPGA
基于FPGA的OLED真彩色顯示的實現(xiàn)

摘要利用FPGA控制模塊，設(shè)計了OLED真彩色動態(tài)圖像驅(qū)動控制電路。介紹采用FPGA實現(xiàn)OLED外圍控制電路和256級灰度的方法，并分析電路中模塊的作用及整個電路的工作過程。電路系統(tǒng)采用基于Altera公司的FPCA技術(shù)進行設(shè)計

數(shù)字電源
2012-06-27

OLED CK BSP FPGA
TI與Altera聯(lián)合推出適用于 Arria V FPGA 的完整開發(fā)套件

21IC訊日前，德州儀器 (TI) (NASDAQ: TXN)與 Altera Corporation（NASDAQ：ALTR）在國際微波技術(shù)研討會 (the International Microwave Symposium) 上聯(lián)合推出基于 Altera 28 納米 Arria® V FPGA 的完整 RF 開發(fā)

廠商動態(tài)
2012-06-26

Altera 開發(fā)套件 ARRIA FPGA
滿足28 nm迫切的低功耗需求

引言降低電子產(chǎn)品的功耗是很現(xiàn)實的問題；在這種越來越強的能源意識以及迫切需要降低功耗的環(huán)境下，很多產(chǎn)品開發(fā)人員和生產(chǎn)商都制定了發(fā)展戰(zhàn)略來贏得競爭優(yōu)勢。降低功耗為設(shè)計人員和最終用戶帶來了以下優(yōu)勢：支持開發(fā)

電子設(shè)計自動化
2012-06-26

Altera 低功耗 ARRIA FPGA
TI與Altera聯(lián)合推出適用于Arria V FPGA的完整開發(fā)套件

21ic訊日前，德州儀器 (TI)與 Altera Corporation在國際微波技術(shù)研討會 (the International Microwave Symposium) 上聯(lián)合推出基于 Altera 28 納米 Arria® V FPGA 的完整 RF 開發(fā)套件，簡化 RF 系統(tǒng)原型設(shè)計。該

電子設(shè)計自動化
2012-06-26

Altera 開發(fā)套件 ARRIA FPGA
基于FPGA的高速AD轉(zhuǎn)換

摘要：在雷達設(shè)計中，需要對接收到的信號首先進行模數(shù)轉(zhuǎn)換，其轉(zhuǎn)換速度和準確性直接決定了之后FFT等運算的準確性，最終影響雷達測量精度。介紹了一種基于FPGA，利用芯片ADS7890實現(xiàn)一種快速14位串行AD轉(zhuǎn)換，對系統(tǒng)的

電子設(shè)計自動化
2012-06-25

BSP AD轉(zhuǎn)換高速AD FPGA

首頁上一頁 189 190 191 192 193 194 195 196 197 198 下一頁尾頁

FPGA

利用Maxim外設(shè)模塊加速FPGA原型設(shè)計顯著降低成本

一種基于ARM和FPGA的可重構(gòu)MAC協(xié)議設(shè)計

基于FPGA的運動估計設(shè)計

基于FPGA的腦機接口系統(tǒng)方案

一種基于FPGA的慢門限恒虛警處理電路設(shè)計

基于FPGA的高速數(shù)據(jù)采集控制模塊設(shè)計

基于FPGA的高速數(shù)據(jù)采集控制模塊設(shè)計

基于FPGA的OLED真彩色顯示的實現(xiàn)

基于FPGA的信號頻譜分析系統(tǒng)

基于FPGA的OLED真彩色顯示的設(shè)計方案簡述

基于ARM和FPGA的時間同步儀控制單元設(shè)計

基于ARM和FPGA的時間同步儀控制單元設(shè)計

基于ARM和FPGA的時間同步儀控制單元設(shè)計

基于ARM和FPGA的時間同步儀控制單元設(shè)計

基于FPGA的OLED真彩色顯示的實現(xiàn)

基于FPGA的OLED真彩色顯示的實現(xiàn)

TI與Altera聯(lián)合推出適用于 Arria V FPGA 的完整開發(fā)套件

滿足28 nm迫切的低功耗需求

TI與Altera聯(lián)合推出適用于Arria V FPGA的完整開發(fā)套件

基于FPGA的高速AD轉(zhuǎn)換

相關(guān)標簽

關(guān)注此標簽的用戶(人)

熱門活動

課程視頻