FPGA

關(guān)注317人關(guān)注

我要報(bào)錯(cuò)

FPGA（Field－Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。

基于Xilinx-Spartan6 FPGA的MultiBoot設(shè)計(jì)的實(shí)現(xiàn)

摘要介紹了Multibool的兩種實(shí)現(xiàn)方法。通過Xilinx Spartan-6 FPGA的Multiboot特性，允許用戶一次將多個(gè)配置文件下載入Flash中，根據(jù)不同時(shí)刻的需求，在不掉電重啟的情況下，從中選擇一個(gè)來重配置FPGA，實(shí)現(xiàn)不同功能，

電子設(shè)計(jì)自動(dòng)化
2012-04-25

FPGA BOOT MULTI SPARTAN6
Achronix不走尋常路，首發(fā)22nm FPGA直面目標(biāo)應(yīng)用

Achronix半導(dǎo)體公司認(rèn)近日公布了其 Speedster22i HD和HP產(chǎn)品系列的細(xì)節(jié)，它們是第一家將采用英特爾22nm技術(shù)工藝制造的現(xiàn)場可編程門陣列（FPGA）產(chǎn)品。Speedster22i FPGA產(chǎn)品是業(yè)內(nèi)唯一針對應(yīng)用的高端FPGA，而且僅消耗

消費(fèi)電子
2012-04-25

NI AC SPEED FPGA
利用C語言對FPGA計(jì)算解決方案進(jìn)行編程方法介紹

硬件設(shè)計(jì)者已經(jīng)開始在高性能DSP的設(shè)計(jì)中采用FPGA技術(shù)，因?yàn)樗梢蕴峁┍然赑C或者單片機(jī)的解決方法快上10-100倍的運(yùn)算量。以前，對硬件設(shè)計(jì)不熟悉的軟件開發(fā)者們很難發(fā)揮出FPGA的優(yōu)勢，而如今基于C語言的方法可以讓

電子設(shè)計(jì)自動(dòng)化
2012-04-25

時(shí)鐘 C語言編程方法 FPGA
基于FPGA的機(jī)器視覺設(shè)計(jì)

摘要：為實(shí)現(xiàn)系統(tǒng)快速更新，在此設(shè)計(jì)了一種新的機(jī)器視頻解決方案，借助FPGA技術(shù)，實(shí)現(xiàn)視頻輸入端口與Gige Vision IP的使用以及系統(tǒng)與計(jì)算機(jī)主機(jī)的連接。設(shè)計(jì)方案中采用了新的Gige Vision標(biāo)準(zhǔn)及Gige Vision IP核，使系

電子設(shè)計(jì)自動(dòng)化
2012-04-25

機(jī)器視覺 BSP VISION FPGA
基于FPGA的Kalman濾波器實(shí)現(xiàn)研究

摘要：卡爾曼(Kalman)濾波計(jì)算精度和速度是工程應(yīng)用中是否成功的決定性條件，為進(jìn)一步提高Kalman濾波算法在更復(fù)雜的環(huán)境下使用的性能，并能夠同時(shí)滿足實(shí)時(shí)性和精度的要求，采用現(xiàn)場可編程邏輯陣列(FPGA)技術(shù)，設(shè)計(jì)了

電子設(shè)計(jì)自動(dòng)化
2012-04-25

ROM BSP KALMAN濾波器 FPGA
新興應(yīng)用助DSP收復(fù)“失地”

DSP市場這些年頗受“排擠”，一方面隨著ARM不斷發(fā)展，MCU蠶食了曾在工業(yè)甚至消費(fèi)電子占有很大市場份額的低端DSP市場;另一方面，F(xiàn)PGA的可編程性、高配置性也使得其侵蝕了部分DSP市場。當(dāng)然，DSP廠商不會就此“偃旗息鼓

消費(fèi)電子
2012-04-24

DSP 低功耗 MCU FPGA
基于FPGA的MSK調(diào)制器設(shè)計(jì)與實(shí)現(xiàn)

摘要：介紹了MSK信號的優(yōu)點(diǎn)，并分析了其實(shí)現(xiàn)原理，提出一種MSK高性能數(shù)字調(diào)制器的FPGA實(shí)現(xiàn)方案；采用自頂向下的設(shè)計(jì)思想，將系統(tǒng)分成串／并變換器、差分編碼器、數(shù)控振蕩器、移相器、乘法電路和加法電路等6大模塊，重

數(shù)字電源
2012-04-24

制器設(shè)計(jì) 調(diào)制器 MSK調(diào)制 FPGA
TipsforFPGA低功耗設(shè)計(jì)

FPGA的功耗高度依賴于用戶的設(shè)計(jì)，沒有哪種單一的方法能夠?qū)崿F(xiàn)這種功耗的降低，如同其它多數(shù)事物一樣，降低功耗的設(shè)計(jì)就是一種協(xié)調(diào)和平衡藝術(shù)，在進(jìn)行低功耗器件的設(shè)計(jì)時(shí)，人們必須仔細(xì)權(quán)衡性能、易用性、成本、密度

電子設(shè)計(jì)自動(dòng)化
2012-04-23

低功耗設(shè)計(jì) FOR FPGA
FPGA的學(xué)習(xí)及注意事項(xiàng)

1 基礎(chǔ)問題FPGA的基礎(chǔ)就是數(shù)字電路和HDL語言，想學(xué)好FPGA的人，建議床頭都有一本數(shù)字電路的書，不管是哪個(gè)版本的，這個(gè)是基礎(chǔ)，多了解也有助于形成硬件設(shè)計(jì)的思想。在語言方面，建議初學(xué)者學(xué)習(xí)Verilog語言，VHDL語言

電子設(shè)計(jì)自動(dòng)化
2012-04-23

軟件 MODELSIM VERILOG語言 FPGA
基于FPGA的多項(xiàng)式運(yùn)算器設(shè)計(jì)

摘要：在級數(shù)的基礎(chǔ)上，設(shè)計(jì)一種基于FPGA的多項(xiàng)式運(yùn)算器。利用該運(yùn)算器可以在數(shù)字系統(tǒng)設(shè)計(jì)中更好地處理和應(yīng)用各種函數(shù)。首先實(shí)現(xiàn)基于FPGA的多項(xiàng)式運(yùn)算器，利用這個(gè)基本單元，進(jìn)而實(shí)現(xiàn)了比較復(fù)雜的函數(shù)。經(jīng)過驗(yàn)證，該

數(shù)字電源
2012-04-23

函數(shù) 運(yùn)算器 BSP FPGA
利用C語言對FPGA計(jì)算解決方案進(jìn)行編程方法介紹

硬件設(shè)計(jì)者已經(jīng)開始在高性能DSP的設(shè)計(jì)中采用FPGA技術(shù)，因?yàn)樗梢蕴峁┍然赑C或者單片機(jī)的解決方法快上10-100倍的運(yùn)算量。以前，對硬件設(shè)計(jì)不熟悉的軟件開發(fā)者們很難發(fā)揮出FPGA的優(yōu)勢，而如今基于C語言的方法可以讓

數(shù)字電源
2012-04-22

時(shí)鐘 C語言編程方法 FPGA
TipsforFPGA低功耗設(shè)計(jì)

FPGA的功耗高度依賴于用戶的設(shè)計(jì)，沒有哪種單一的方法能夠?qū)崿F(xiàn)這種功耗的降低，如同其它多數(shù)事物一樣，降低功耗的設(shè)計(jì)就是一種協(xié)調(diào)和平衡藝術(shù)，在進(jìn)行低功耗器件的設(shè)計(jì)時(shí)，人們必須仔細(xì)權(quán)衡性能、易用性、成本、密度

數(shù)字電源
2012-04-20

低功耗設(shè)計(jì) FOR FPGA
TipsforFPGA低功耗設(shè)計(jì)

TipsforFPGA低功耗設(shè)計(jì)

嵌入式軟件
2012-04-20

低功耗設(shè)計(jì) FOR FPGA
賽靈思增強(qiáng)型實(shí)時(shí)視頻引擎加速新一代視頻處理設(shè)備投產(chǎn)

21ic訊賽靈思公司（Xilinx）在美國廣播電視設(shè)備展 (NAB)上宣布，其實(shí)時(shí)視頻引擎 (RTVE) 參考設(shè)計(jì)現(xiàn)能幫助設(shè)備制造商充分利用賽靈思視頻處理 LogiCORE™ IP 核，快速實(shí)現(xiàn)視頻處理運(yùn)算密集型的設(shè)計(jì)。RTVE 支持 A

電子設(shè)計(jì)自動(dòng)化
2012-04-20

賽靈思實(shí)時(shí)視頻視頻處理 FPGA
賽靈思推出顯示目標(biāo)設(shè)計(jì)平臺

21ic訊賽靈思公司（Xilinx）在美國廣播電視設(shè)備展 (NAB)宣布推出基于賽靈思聯(lián)盟計(jì)劃高級成員東京電子器件有限公司 (TED) 旗下 ACDC（采集、提供、分配、消費(fèi)）1.0 硬件平臺的顯示目標(biāo)設(shè)計(jì)平臺 (TDP)。顯示TDP 通過將

消費(fèi)電子
2012-04-20

賽靈思 ACDC KINTEX-7 FPGA
Altera和Eutecus聯(lián)合提供基于FPGA的視頻分析解決方案

進(jìn)一步延續(xù)其在基于FPGA的視頻監(jiān)控解決方案上的領(lǐng)先優(yōu)勢，Altera公司（NASDAQ: ALTR）今天發(fā)布了面向監(jiān)控系統(tǒng)數(shù)字視頻錄像機(jī)（DVR）和網(wǎng)絡(luò)視頻錄像機(jī)（NVR）的四通道標(biāo)準(zhǔn)清晰度（SD）視頻分析解決方案。與Eutecus公

電子設(shè)計(jì)自動(dòng)化
2012-04-19

Altera 低功耗 ECU FPGA
利用Scrum/Sprint開發(fā)流程構(gòu)建高可靠性醫(yī)療電子設(shè)備

幾乎每個(gè)使用手機(jī)的人都會有過幾次通話中斷的經(jīng)歷。雖然這些產(chǎn)品以及其他消費(fèi)類產(chǎn)品的系統(tǒng)故障或者小毛病會帶來不方便，但它們不會造成災(zāi)難性的后果。然而，醫(yī)療電子設(shè)備的一次系統(tǒng)故障就會帶來生命威脅，這也是為什

醫(yī)療電子
2012-04-18

醫(yī)療電子設(shè)備 SPRINT SCRUM FPGA
醫(yī)療電子平臺選擇：FPGA、ARM、DSP還是GPU？

“邁瑞對于處理器平臺的選擇有兩個(gè)看似矛盾的原則：‘多’和‘少’。其中‘多’是指多樣性，我們知道無論是DSP、ARM、X86還是FPGA、GPU，每個(gè)平臺都有各自的優(yōu)點(diǎn)和缺陷，因此在設(shè)

醫(yī)療電子
2012-04-18

DSP ARM 醫(yī)療電子 FPGA
FPGA平臺架構(gòu)用于復(fù)雜嵌入式系統(tǒng)

設(shè)計(jì)嵌入系統(tǒng)的主要挑戰(zhàn)來自于需要同時(shí)優(yōu)化眾多設(shè)計(jì)因素。這些需要優(yōu)化的設(shè)計(jì)因素包括單位成本、NRE（不可回收工程）成本、功率、尺寸、性能、靈活性、原型制造時(shí)間、產(chǎn)品上市時(shí)間、產(chǎn)品在市場生存時(shí)間、可維護(hù)性、可

電子設(shè)計(jì)自動(dòng)化
2012-04-18

Virtex 嵌入式系統(tǒng) I/O FPGA
Altera的FPGA OpenCL計(jì)劃大幅度縮短客戶開發(fā)時(shí)間

Altera公司(Nasdaq: ALTR)日前宣布，goHDR作為FPGA OpenCL計(jì)劃的早期試用客戶，通過Altera的FPGA OpenCL計(jì)劃，大幅度縮短了開發(fā)時(shí)間，顯著提高了性能。與Altera密切合作，goHDR將其專用C代碼導(dǎo)入到OpenCL標(biāo)準(zhǔn)中，不到

消費(fèi)電子
2012-04-18

Altera HDR OPENCL FPGA

首頁上一頁 201 202 203 204 205 206 207 208 209 210 下一頁尾頁

kslwzzl
jhcj2014
jhcj2014
huazai123456
漫漫游之游
verifone
knight_21ic
yangling1011go
buaahjm
WZQ3
幽夢軒
yize_21
czyfeifei
domnick025
dlw626
benxiaoyu4
yym86202
keyoushide
qutian
一路向北lm

FPGA

基于Xilinx-Spartan6 FPGA的MultiBoot設(shè)計(jì)的實(shí)現(xiàn)

Achronix不走尋常路，首發(fā)22nm FPGA直面目標(biāo)應(yīng)用

利用C語言對FPGA計(jì)算解決方案進(jìn)行編程方法介紹

基于FPGA的機(jī)器視覺設(shè)計(jì)

基于FPGA的Kalman濾波器實(shí)現(xiàn)研究

新興應(yīng)用助DSP收復(fù)“失地”

基于FPGA的MSK調(diào)制器設(shè)計(jì)與實(shí)現(xiàn)

TipsforFPGA低功耗設(shè)計(jì)

FPGA的學(xué)習(xí)及注意事項(xiàng)

基于FPGA的多項(xiàng)式運(yùn)算器設(shè)計(jì)

利用C語言對FPGA計(jì)算解決方案進(jìn)行編程方法介紹

TipsforFPGA低功耗設(shè)計(jì)

TipsforFPGA低功耗設(shè)計(jì)

賽靈思增強(qiáng)型實(shí)時(shí)視頻引擎加速新一代視頻處理設(shè)備投產(chǎn)

賽靈思推出顯示目標(biāo)設(shè)計(jì)平臺

Altera和Eutecus聯(lián)合提供基于FPGA的視頻分析解決方案

利用Scrum/Sprint開發(fā)流程構(gòu)建高可靠性醫(yī)療電子設(shè)備

醫(yī)療電子平臺選擇：FPGA、ARM、DSP還是GPU？

FPGA平臺架構(gòu)用于復(fù)雜嵌入式系統(tǒng)

Altera的FPGA OpenCL計(jì)劃大幅度縮短客戶開發(fā)時(shí)間

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(317人)

熱門活動(dòng)

課程視頻