FPGA

我要報(bào)錯(cuò)

FPGA（Field－Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。

基于FPGA雷達(dá)多目標(biāo)模擬器DRFM設(shè)計(jì)與實(shí)現(xiàn)

研究了雷達(dá)多目標(biāo)模擬系統(tǒng)中數(shù)字射頻存儲(chǔ)(DRFM)單元的設(shè)計(jì)與實(shí)現(xiàn)，根據(jù)模擬系統(tǒng)的設(shè)計(jì)要求, 提出一種基于高性能 FPGA數(shù)字射頻存儲(chǔ)單元設(shè)計(jì)方法；著重闡述了數(shù)字射頻存儲(chǔ)單元的設(shè)計(jì)思路, 給出了系統(tǒng)的設(shè)計(jì)方案, 并對系統(tǒng)中雷達(dá)模擬目標(biāo)的各功能模塊進(jìn)行了分析，實(shí)驗(yàn)結(jié)果表明，所設(shè)計(jì)的DRFM滿足設(shè)計(jì)系統(tǒng)要求。

數(shù)字電源
2011-08-06

FPGA 雷達(dá) 目標(biāo)模擬器 RF
基于FPGA雷達(dá)多目標(biāo)模擬器DRFM設(shè)計(jì)與實(shí)現(xiàn)

研究了雷達(dá)多目標(biāo)模擬系統(tǒng)中數(shù)字射頻存儲(chǔ)(DRFM)單元的設(shè)計(jì)與實(shí)現(xiàn)，根據(jù)模擬系統(tǒng)的設(shè)計(jì)要求, 提出一種基于高性能 FPGA數(shù)字射頻存儲(chǔ)單元設(shè)計(jì)方法；著重闡述了數(shù)字射頻存儲(chǔ)單元的設(shè)計(jì)思路, 給出了系統(tǒng)的設(shè)計(jì)方案, 并對系統(tǒng)中雷達(dá)模擬目標(biāo)的各功能模塊進(jìn)行了分析，實(shí)驗(yàn)結(jié)果表明，所設(shè)計(jì)的DRFM滿足設(shè)計(jì)系統(tǒng)要求。

數(shù)字電源
2011-08-06

FPGA 雷達(dá) 目標(biāo)模擬器 RF
FPGA與單片機(jī)實(shí)現(xiàn)低頻數(shù)字式相位測量儀

FPGA與單片機(jī)實(shí)現(xiàn)低頻數(shù)字式相位測量儀

嵌入式教程
2011-08-06

單片機(jī) 低頻相位測量儀 FPGA
基于TMS320C6416與FPGA的實(shí)時(shí)光電圖像識(shí)別系統(tǒng)

光電混合模式識(shí)別以其高速并行處理和無串?dāng)_的優(yōu)點(diǎn)成為實(shí)現(xiàn)模式識(shí)別實(shí)用化和實(shí)時(shí)化的重要途徑，其在目標(biāo)識(shí)別、指紋識(shí)別、光纖檢測、工業(yè)零件識(shí)別、汽車牌照識(shí)別等領(lǐng)域得到了廣泛的研究和應(yīng)用[1.2]，并取得了很好的識(shí)別

數(shù)字電源
2011-08-06

光電圖像識(shí)別系統(tǒng) TMS320C6416 FPGA
基于TMS320C6416與FPGA的實(shí)時(shí)光電圖像識(shí)別系統(tǒng)

基于TMS320C6416與FPGA的實(shí)時(shí)光電圖像識(shí)別系統(tǒng)

嵌入式教程
2011-08-06

光電圖像識(shí)別系統(tǒng) TMS320C6416 FPGA
Zynq-7000 EPP 為創(chuàng)新開啟新時(shí)代

Zynq-7000 EPP 為創(chuàng)新開啟新時(shí)代

嵌入式軟件
2011-08-06

賽靈思 BSP ZYNQ-7000 FPGA
Zynq-7000 EPP 為創(chuàng)新開啟新時(shí)代

Zynq-7000 EPP 為創(chuàng)新開啟新時(shí)代

嵌入式軟件
2011-08-06

賽靈思 BSP ZYNQ-7000 FPGA
基于FPGA的超聲波信號處理研究

摘要：為了降低超聲波流量檢測過程中噪聲對檢測精度的影響，采用FPGA器件構(gòu)建了FIR濾波器，并提出一種新穎的查表法替代濾波器中的乘法運(yùn)算。試驗(yàn)結(jié)果表明，該濾波器設(shè)計(jì)方法顯著降低了FPGA的片內(nèi)硬件開銷，提高了濾波

電子設(shè)計(jì)自動(dòng)化
2011-08-05

超聲波信號處理 BSP FPGA
基于FPGA的PCM30／32路系統(tǒng)信號同步數(shù)字復(fù)接設(shè)計(jì)

摘要：在現(xiàn)代數(shù)字通信系統(tǒng)中，為了擴(kuò)大信道的傳輸容量提高信號傳輸效率，常采用數(shù)字復(fù)接的技術(shù)。在分析了PCM30／32路系統(tǒng)基群信號幀結(jié)構(gòu)的基礎(chǔ)上，以EDA綜合仿真設(shè)計(jì)軟件QuartusⅡ8．0為開發(fā)平臺(tái)，利用Verilog HDL硬

電子設(shè)計(jì)自動(dòng)化
2011-08-05

信號 PCM BSP FPGA
基于FPGA的超聲波信號處理研究

摘要：為了降低超聲波流量檢測過程中噪聲對檢測精度的影響，采用FPGA器件構(gòu)建了FIR濾波器，并提出一種新穎的查表法替代濾波器中的乘法運(yùn)算。試驗(yàn)結(jié)果表明，該濾波器設(shè)計(jì)方法顯著降低了FPGA的片內(nèi)硬件開銷，提高了濾波

數(shù)字電源
2011-08-03

超聲波信號處理 BSP FPGA
基于軟件測試技術(shù)的FPGA測試研究

基于對FPGA系統(tǒng)失效機(jī)理的深入分析, 提出了軟件測試技術(shù)在FPGA測試中的應(yīng)用, 并分析了其可行性; 通過對比FPGA與軟件系統(tǒng)的異同, 歸納出FPGA特有的測試要求，從而在軟件測試技術(shù)的基礎(chǔ)上針對FPGA的特點(diǎn)進(jìn)行改進(jìn), 形成了一套實(shí)用的FPGA測試方法。

電子設(shè)計(jì)自動(dòng)化
2011-08-01

元件測試技術(shù) 軟件測試 FPGA
基于CPLD／FPGA的多串口設(shè)計(jì)與實(shí)現(xiàn)

摘要：在工業(yè)控制中如何提高一對多的串口通訊可靠性和系統(tǒng)的集成性成為研究熱點(diǎn)。本文利用嵌入式技術(shù)，提出基于CPLD／FPGA的多串口擴(kuò)展設(shè)計(jì)方案。實(shí)現(xiàn)并行口到多個(gè)全雙工異步通訊口之間的轉(zhuǎn)換，并根據(jù)嵌入式系統(tǒng)實(shí)時(shí)

電子設(shè)計(jì)自動(dòng)化
2011-08-01

多串口串口設(shè)計(jì) CPLD FPGA
基于FPGA和DSP的高壓變頻器中性點(diǎn)偏移技術(shù)的算法實(shí)現(xiàn)

　　1 中性點(diǎn)偏移技術(shù)原理分析　　目前國內(nèi)生產(chǎn)的高壓變頻器大多采用功率單元串聯(lián)疊加多電平，VVVF控制方式。其拓?fù)浣Y(jié)構(gòu)如圖1 所示。A、B、C三相各6 個(gè)功率單元，每個(gè)功率單元輸出電壓為577 V，相電壓UAO=UBO=UCO=3

數(shù)字電源
2011-07-30

DSP 高壓變頻器 BSP FPGA
基于FPGA和DSP的高壓變頻器中性點(diǎn)偏移技術(shù)的算法實(shí)現(xiàn)

　　1 中性點(diǎn)偏移技術(shù)原理分析　　目前國內(nèi)生產(chǎn)的高壓變頻器大多采用功率單元串聯(lián)疊加多電平，VVVF控制方式。其拓?fù)浣Y(jié)構(gòu)如圖1 所示。A、B、C三相各6 個(gè)功率單元，每個(gè)功率單元輸出電壓為577 V，相電壓UAO=UBO=UCO=3

功率器件
2011-07-30

DSP 高壓變頻器 BSP FPGA
基于FPGA和DSP的高壓變頻器中性點(diǎn)偏移技術(shù)的算法實(shí)現(xiàn)

基于FPGA和DSP的高壓變頻器中性點(diǎn)偏移技術(shù)的算法實(shí)現(xiàn)

嵌入式教程
2011-07-30

DSP 高壓變頻器 BSP FPGA
Virtex-7 ：賽靈思28nm系列產(chǎn)品的又一里程碑

今年3月，賽靈思公司（Xilinx, Inc.）推出了首批 Kintex-7 器件，這標(biāo)志著 28nm FPGA 的問世。在短短3個(gè)月后，賽靈思又推出了 Virtex-7 系列的首款產(chǎn)品。日前，賽靈思在北京召開新聞發(fā)布會(huì)，隆重介紹Virtex-7 系列產(chǎn)

21ic專訪
2011-07-29

Virtex 賽靈思 BSP FPGA
基于FPGA的三相SPWM的設(shè)計(jì)及其優(yōu)化

本文提出了利用分時(shí)復(fù)用以及正弦波的對稱性，對三相正弦表進(jìn)一步優(yōu)化，以進(jìn)一步減少正弦表所占用的邏輯門，提高FPGA的利用率。

電子設(shè)計(jì)自動(dòng)化
2011-07-28

正弦波 SPWM BSP FPGA
使用LabVIEW 與 NI FlexRIO實(shí)現(xiàn)基于FPGA的單原子反饋控制

圖1. 用于研究光與物質(zhì)基本相互作用的激光系統(tǒng)的一部分。系統(tǒng)包括多種透鏡，鏡面，以及光學(xué)模塊。 "使用NI FlexRIO，我們定制了自己的高性能硬件設(shè)備?；贚abVIEW FPGA，我們能夠快速開發(fā)FPGA代碼，因?yàn)樗哂?/p>
測試測量
2011-07-27

LabVIEW 控制 FLEX FPGA
如何提高基于FPGA的原型的可視性

本文首先討論與執(zhí)行這些活動(dòng)有關(guān)的現(xiàn)有技術(shù)的局限性。然后介紹新興的可視性增強(qiáng)技術(shù)；這種新的技術(shù)包括一組縮減的要觀察的信號的自動(dòng)交互選擇以及填充“遺漏片段”(未觀察到的信號值)的“數(shù)據(jù)擴(kuò)展”技術(shù)。

電子設(shè)計(jì)自動(dòng)化
2011-07-26

工程師信號 RTL FPGA
基于FPGA的實(shí)時(shí)無損數(shù)據(jù)壓縮系統(tǒng)設(shè)計(jì)

摘要：針對某些特殊的測試實(shí)驗(yàn)，既要求測試系統(tǒng)微體積、低功耗，還要求記錄大量數(shù)據(jù)的問題，提出基于FPGA的數(shù)據(jù)壓縮解決方案。介紹了LZW壓縮算法的基本理論及其用FPGA硬件實(shí)現(xiàn)的方法。大量的實(shí)驗(yàn)表明，系統(tǒng)工作穩(wěn)定，

電子設(shè)計(jì)自動(dòng)化
2011-07-26

系統(tǒng)設(shè)計(jì) 數(shù)據(jù)壓縮 BSP FPGA

首頁上一頁 234 235 236 237 238 239 240 241 242 243 下一頁尾頁

FPGA

基于FPGA雷達(dá)多目標(biāo)模擬器DRFM設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA雷達(dá)多目標(biāo)模擬器DRFM設(shè)計(jì)與實(shí)現(xiàn)

FPGA與單片機(jī)實(shí)現(xiàn)低頻數(shù)字式相位測量儀

基于TMS320C6416與FPGA的實(shí)時(shí)光電圖像識(shí)別系統(tǒng)

基于TMS320C6416與FPGA的實(shí)時(shí)光電圖像識(shí)別系統(tǒng)

Zynq-7000 EPP 為創(chuàng)新開啟新時(shí)代

Zynq-7000 EPP 為創(chuàng)新開啟新時(shí)代

基于FPGA的超聲波信號處理研究

基于FPGA的PCM30／32路系統(tǒng)信號同步數(shù)字復(fù)接設(shè)計(jì)

基于FPGA的超聲波信號處理研究

基于軟件測試技術(shù)的FPGA測試研究

基于CPLD／FPGA的多串口設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA和DSP的高壓變頻器中性點(diǎn)偏移技術(shù)的算法實(shí)現(xiàn)

基于FPGA和DSP的高壓變頻器中性點(diǎn)偏移技術(shù)的算法實(shí)現(xiàn)

基于FPGA和DSP的高壓變頻器中性點(diǎn)偏移技術(shù)的算法實(shí)現(xiàn)

Virtex-7 ：賽靈思28nm系列產(chǎn)品的又一里程碑

基于FPGA的三相SPWM的設(shè)計(jì)及其優(yōu)化

使用LabVIEW 與 NI FlexRIO實(shí)現(xiàn)基于FPGA的單原子反饋控制

如何提高基于FPGA的原型的可視性

基于FPGA的實(shí)時(shí)無損數(shù)據(jù)壓縮系統(tǒng)設(shè)計(jì)

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(人)

熱門活動(dòng)

課程視頻