
Altera公司在推出的采用先進(jìn)28nm工藝制程的FPGA中采用創(chuàng)新技術(shù),集成嵌入式HardCopy模塊、部分重新配置新方法以及嵌入28Gbps收發(fā)器,這些創(chuàng)新技術(shù)大大超越了摩爾定律本身所帶來的益處,極大的提高下一代Altera FPGA的
摘要:針對傳統(tǒng)磁通門信號(hào)處理電路中模擬元件的缺點(diǎn),設(shè)計(jì)一種基于現(xiàn)場可編程門陣列(FPGA)的數(shù)字磁通門系統(tǒng)。整個(gè)系統(tǒng)采用閉環(huán)結(jié)構(gòu),由激勵(lì)產(chǎn)生模塊、信號(hào)處理拱塊和負(fù)反饋模塊組成。外圍模擬電路用高速D/A、A/D芯
本文首先討論與執(zhí)行這些活動(dòng)有關(guān)的現(xiàn)有技術(shù)的局限性。然后介紹新興的可視性增強(qiáng)技術(shù);這種新的技術(shù)包括一組縮減的要觀察的信號(hào)的自動(dòng)交互選擇以及填充“遺漏片段”(未觀察到的信號(hào)值)的“數(shù)據(jù)擴(kuò)展”技術(shù)。
摘要:針對傳統(tǒng)磁通門信號(hào)處理電路中模擬元件的缺點(diǎn),設(shè)計(jì)一種基于現(xiàn)場可編程門陣列(FPGA)的數(shù)字磁通門系統(tǒng)。整個(gè)系統(tǒng)采用閉環(huán)結(jié)構(gòu),由激勵(lì)產(chǎn)生模塊、信號(hào)處理拱塊和負(fù)反饋模塊組成。外圍模擬電路用高速D/A、A/D芯
21ic訊 賽靈思公司 (Xilinx, Inc.)日前宣布推出了 Virtex-7 現(xiàn)場可編程門陣列 (FPGA) 系列的首款產(chǎn)品。28nm Virtex-7系列產(chǎn)品旨在滿足設(shè)備制造商的各種要求,幫助他們實(shí)現(xiàn)具有最高吞吐量的有線通信系統(tǒng);最高信號(hào)處
基于FPGA的可變長度移位寄存器優(yōu)化設(shè)計(jì)
摘要:針對Xilinx FPGA在航天應(yīng)用中的可行性,文章分析了Xilinx FPGA的結(jié)構(gòu)以及空間輻射效應(yīng)對FPGA的影響,結(jié)合實(shí)際工程實(shí)踐給出了提高其可靠性的一有用辦法和注意事項(xiàng),如冗余設(shè)計(jì)、同步設(shè)計(jì)、自檢等。表明配置信息
摘要:文章從FPGA邏輯編程設(shè)計(jì)技術(shù)、EMC技術(shù)、高速電路PCB設(shè)計(jì)技術(shù)等幾個(gè)方面介紹了時(shí)統(tǒng)接收處理模塊的抗干擾設(shè)計(jì)及其實(shí)現(xiàn)方法,實(shí)現(xiàn)了同步脈沖的提取、對時(shí)功能、自守時(shí)、脈寬調(diào)制等功能,提高了同步精度和抗干擾性
21ic訊 賽靈思公司 (Xilinx, Inc.)日前宣布推出了 Virtex-7 現(xiàn)場可編程門陣列 (FPGA) 系列的首款產(chǎn)品。28nm Virtex-7系列產(chǎn)品旨在滿足設(shè)備制造商的各種要求,幫助他們實(shí)現(xiàn)具有最高吞吐量的有線通信系統(tǒng);最高信號(hào)處
摘要:出租車計(jì)費(fèi)系統(tǒng)大多利用單片機(jī)進(jìn)行控制,較易被改裝,且故障率較高。針對這一問題,設(shè)計(jì)了一種基于FPGA的出租車計(jì)費(fèi)系統(tǒng),可模擬汽車行駛、暫停等待,停止等過程,并可同時(shí)顯示金額、乘車總路程。設(shè)計(jì)采用層次
摘要:介紹一種基于高速DSP芯片TMS320C6455構(gòu)建的視頻動(dòng)目標(biāo)檢測裝置,有效地利用6455的大容量內(nèi)存空間等特點(diǎn),采用EDMA功能實(shí)現(xiàn)了高速數(shù)據(jù)傳輸?shù)钠古揖彌_結(jié)構(gòu)設(shè)計(jì),軟件設(shè)計(jì)是基于背景更新的動(dòng)目標(biāo)檢測算法,測試結(jié)
摘要:出租車計(jì)費(fèi)系統(tǒng)大多利用單片機(jī)進(jìn)行控制,較易被改裝,且故障率較高。針對這一問題,設(shè)計(jì)了一種基于FPGA的出租車計(jì)費(fèi)系統(tǒng),可模擬汽車行駛、暫停等待,停止等過程,并可同時(shí)顯示金額、乘車總路程。設(shè)計(jì)采用層次
摘要:介紹一種基于高速DSP芯片TMS320C6455構(gòu)建的視頻動(dòng)目標(biāo)檢測裝置,有效地利用6455的大容量內(nèi)存空間等特點(diǎn),采用EDMA功能實(shí)現(xiàn)了高速數(shù)據(jù)傳輸?shù)钠古揖彌_結(jié)構(gòu)設(shè)計(jì),軟件設(shè)計(jì)是基于背景更新的動(dòng)目標(biāo)檢測算法,測試結(jié)
該便攜式接觸網(wǎng)故障信號(hào)分析儀采用圖形化程序設(shè)計(jì)語言LabVIEW開發(fā)設(shè)計(jì), 可實(shí)現(xiàn)數(shù)據(jù)的高速實(shí)時(shí)采集、在線分析、自動(dòng)存儲(chǔ)、顯示等功能。高速數(shù)字化儀NI PXI- 5112卡采樣速度高、性能穩(wěn)定可靠, 適宜對高速變化信號(hào)的實(shí)時(shí)監(jiān)測。將軟件安裝在PXI- 1042工控機(jī)上, 具有體積小、抗干擾能力強(qiáng)、攜帶方便等特點(diǎn), 同時(shí)具有故障性質(zhì)判斷、故障定位功能。該系統(tǒng)目前已經(jīng)在石家莊變電所現(xiàn)場運(yùn)行, 效果良好。
摘要:根據(jù)工業(yè)應(yīng)用的實(shí)際需要以及網(wǎng)絡(luò)通信發(fā)展的功能要求,提出了基于FPGA智能變送器控制系統(tǒng)的總體方案,設(shè)計(jì)了以XILINX公司的Spartan3系列XC3S4005PO208C可編程邏輯器件為主控制器、DM9000A為以太網(wǎng)通信接口、SJA
摘要 在分析Sony公司ICX098BQ面陣CCD圖像傳感器驅(qū)動(dòng)時(shí)序的基礎(chǔ)上,對可調(diào)節(jié)曝光時(shí)間的CCD時(shí)序發(fā)生器及其硬件電路進(jìn)行設(shè)計(jì)。選用FPGA器件作為硬件設(shè)計(jì)平臺(tái),使用VHDL語言對時(shí)序關(guān)系進(jìn)行了硬件描述。采用QuartusII 8.0
Altera的2011亞洲創(chuàng)新設(shè)計(jì)大賽和電子設(shè)計(jì)文章競賽正如火如荼地進(jìn)行著,筆者有幸對其發(fā)起人、組織者-Altera公司大學(xué)計(jì)劃中國地區(qū)項(xiàng)目總負(fù)責(zé)人徐平波先生進(jìn)行了專訪。徐平波先生雖已年過六旬,長期堅(jiān)持游泳,神采奕奕
摘要 基于Flash存儲(chǔ)器的Hamming編碼原理,在Altera QuartusⅡ7.0開發(fā)環(huán)境下,實(shí)現(xiàn)ECC校驗(yàn)功能。測試結(jié)果表明,該程序可實(shí)現(xiàn)每256 Byte數(shù)據(jù)生成3 Byte的ECC校驗(yàn)數(shù)據(jù),能夠檢測出1 bit錯(cuò)誤和2 bit錯(cuò)誤,對于1 bit錯(cuò)誤
摘要 在分析Sony公司ICX098BQ面陣CCD圖像傳感器驅(qū)動(dòng)時(shí)序的基礎(chǔ)上,對可調(diào)節(jié)曝光時(shí)間的CCD時(shí)序發(fā)生器及其硬件電路進(jìn)行設(shè)計(jì)。選用FPGA器件作為硬件設(shè)計(jì)平臺(tái),使用VHDL語言對時(shí)序關(guān)系進(jìn)行了硬件描述。采用QuartusII 8.0
摘要:在FPGA設(shè)計(jì)中,為了成功地操作,可靠的時(shí)鐘是非常關(guān)鍵的。設(shè)計(jì)不良的時(shí)鐘在極限的溫度、電壓下將導(dǎo)致錯(cuò)誤的行為。在設(shè)計(jì)PLD/FPGA時(shí)通常采用如下四種類型時(shí)鐘:全局時(shí)鐘、門控時(shí)鐘、多級邏輯時(shí)鐘和波動(dòng)式時(shí)鐘。