FPGA

我要報(bào)錯(cuò)

FPGA（Field－Programmable Gate Array），即現(xiàn)場(chǎng)可編程門(mén)陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。

在FPGA中植入嵌入式系統(tǒng)

在FPGA中植入嵌入式系統(tǒng)

嵌入式教程
2011-05-08

FPGA 嵌入式系統(tǒng) 工程師 ALTIUM
邁瑞公司授予Altera“最佳服務(wù)獎(jiǎng)”

Altera公司日前宣布，公司榮獲深圳邁瑞生物醫(yī)療電子股份有限公司2010年度“最佳服務(wù)獎(jiǎng)”。邁瑞公司位于中國(guó)深圳，是醫(yī)療設(shè)備開(kāi)發(fā)、生產(chǎn)和銷(xiāo)售的領(lǐng)先廠商。Altera是唯一獲得該獎(jiǎng)項(xiàng)的FPGA公司。在其年度供應(yīng)商大

消費(fèi)電子
2011-05-03

Altera 醫(yī)療設(shè)備供應(yīng)鏈管理 FPGA
邁瑞公司授予Altera“最佳服務(wù)獎(jiǎng)”

21ic訊 Altera公司日前宣布，公司榮獲深圳邁瑞生物醫(yī)療電子股份有限公司 (NYSE: MR) 2010年度“最佳服務(wù)獎(jiǎng)”。邁瑞公司位于中國(guó)深圳，是醫(yī)療設(shè)備開(kāi)發(fā)、生產(chǎn)和銷(xiāo)售的領(lǐng)先廠商。Altera是唯一獲得該獎(jiǎng)項(xiàng)的FPG

廠商動(dòng)態(tài)
2011-05-03

Altera 醫(yī)療設(shè)備 BSP FPGA
第二代串行 RapidIO 和低成本、低功耗的 FPGA

過(guò)去，F(xiàn)PGA在系統(tǒng)設(shè)計(jì)中發(fā)揮了重要作用，但現(xiàn)在還需要新的性能，同時(shí)需要降低整個(gè)系統(tǒng)的構(gòu)建和運(yùn)營(yíng)成本。功能豐富、低成本的FPGA實(shí)現(xiàn)了快速的產(chǎn)品上市時(shí)間與較短的投資回報(bào)周期，并且擁有能夠適應(yīng)不斷發(fā)展的標(biāo)準(zhǔn)的靈活性和性能。系統(tǒng)/設(shè)計(jì)工程師現(xiàn)在還擁有了一個(gè)令人興奮的、改進(jìn)的工具集來(lái)解決不斷演進(jìn)的信號(hào)處理市場(chǎng)的挑戰(zhàn)。

電子設(shè)計(jì)自動(dòng)化
2011-05-02

低功耗 RIO RAPIDIO FPGA
采用可定制微控制器來(lái)優(yōu)化算法的設(shè)計(jì)

Atmel公司的CAP可定制微控制器為這種挑戰(zhàn)提出了一種可行的解決方案。CAP是一塊基于微控制器的系統(tǒng)級(jí)芯片，能提供基本的處理能力，以及高密度的金屬可編程(MP)數(shù)字邏輯塊，這些塊可以進(jìn)行個(gè)性化，提供類(lèi)似于DSP或其它

工業(yè)控制
2011-05-01

軟件微控制器 BSP FPGA
第二代串行 RapidIO 和低成本、低功耗的 FPGA

過(guò)去，F(xiàn)PGA在系統(tǒng)設(shè)計(jì)中發(fā)揮了重要作用，但現(xiàn)在還需要新的性能，同時(shí)需要降低整個(gè)系統(tǒng)的構(gòu)建和運(yùn)營(yíng)成本。功能豐富、低成本的FPGA實(shí)現(xiàn)了快速的產(chǎn)品上市時(shí)間與較短的投資回報(bào)周期，并且擁有能夠適應(yīng)不斷發(fā)展的標(biāo)準(zhǔn)的靈活性和性能。系統(tǒng)/設(shè)計(jì)工程師現(xiàn)在還擁有了一個(gè)令人興奮的、改進(jìn)的工具集來(lái)解決不斷演進(jìn)的信號(hào)處理市場(chǎng)的挑戰(zhàn)。

數(shù)字電源
2011-04-30

低功耗 RIO RAPIDIO FPGA
采用可定制微控制器來(lái)優(yōu)化算法的設(shè)計(jì)

Atmel公司的CAP可定制微控制器為這種挑戰(zhàn)提出了一種可行的解決方案。CAP是一塊基于微控制器的系統(tǒng)級(jí)芯片，能提供基本的處理能力，以及高密度的金屬可編程(MP)數(shù)字邏輯塊，這些塊可以進(jìn)行個(gè)性化，提供類(lèi)似于DSP或其它

數(shù)字電源
2011-04-29

軟件微控制器 BSP FPGA
FPGA在嵌入式系統(tǒng)中的開(kāi)發(fā)方向

早期的嵌入式系統(tǒng)一般是以通用處理器或單片機(jī)為核心，在外圍電路中加入存儲(chǔ)器、功率驅(qū)動(dòng)器、通信接口、顯示接口、人機(jī)輸入接口等外圍接口，再加上應(yīng)用軟件，有些還加上了嵌入式操作系統(tǒng)，從而構(gòu)成完整的系統(tǒng)?！　‰S

數(shù)字電源
2011-04-28

調(diào)試 FPGA 嵌入式系統(tǒng) ALTIUM
FPGA在嵌入式系統(tǒng)中的開(kāi)發(fā)方向

FPGA在嵌入式系統(tǒng)中的開(kāi)發(fā)方向

嵌入式軟件
2011-04-28

調(diào)試 FPGA 嵌入式系統(tǒng) ALTIUM
FPGA在嵌入式系統(tǒng)中的開(kāi)發(fā)方向

FPGA在嵌入式系統(tǒng)中的開(kāi)發(fā)方向

嵌入式教程
2011-04-28

調(diào)試 FPGA 嵌入式系統(tǒng) ALTIUM
基于可編程邏輯的便攜式設(shè)備多節(jié)鋰聚合物電池管理

便攜式設(shè)備的便攜性是與電池的發(fā)展息息相關(guān)的，從最初的鉛酸電池、鎳鎘（Ni-Cd）電池發(fā)展到鎳氫（Ni-H）、鋰離子（Li-ion）電池一直到最近的鋰聚合物（Li-polymer）電池，能量密度逐步提高，移動(dòng)性能越來(lái)越強(qiáng)，電池的

電源
2011-04-25

便攜式設(shè)備可編程邏輯電池管理 FPGA
基于可編程邏輯的便攜式設(shè)備多節(jié)鋰聚合物電池管理

便攜式設(shè)備的便攜性是與電池的發(fā)展息息相關(guān)的，從最初的鉛酸電池、鎳鎘（Ni-Cd）電池發(fā)展到鎳氫（Ni-H）、鋰離子（Li-ion）電池一直到最近的鋰聚合物（Li-polymer）電池，能量密度逐步提高，移動(dòng)性能越來(lái)越強(qiáng)，電池的

功率器件
2011-04-25

便攜式設(shè)備可編程邏輯電池管理 FPGA
Virtex-6 FPGA ML605 評(píng)估套件限時(shí)促銷(xiāo)

21ic訊 Virtex®-6 FPGA ML605 評(píng)估套件包含所有用于系統(tǒng)開(kāi)發(fā)的硬件、設(shè)計(jì)工具、IP和預(yù)驗(yàn)收參考設(shè)計(jì)基本組件，可滿足您對(duì)高性能、串行連接功能及高級(jí)存儲(chǔ)器接口技術(shù)的設(shè)計(jì)需求，讓您可以立即開(kāi)展設(shè)計(jì)開(kāi)發(fā)工作。與

廠商動(dòng)態(tài)
2011-04-25

評(píng)估套件 VIRTEX-6 ML605 FPGA
FPGA在數(shù)字式心率計(jì)中的電路組成及工作原理

本心率計(jì)在數(shù)字式心率計(jì)的基礎(chǔ)上，采用FPGA和VHDL語(yǔ)言實(shí)現(xiàn)，減少了元器件使用數(shù)量，提高了測(cè)量精度和可靠性。該電路能夠?qū)崟r(shí)采集并測(cè)量人體心跳的瞬時(shí)和平均心跳速率，判斷并顯示心率狀態(tài)（即心跳是否正常、是否過(guò)快或過(guò)慢、是否有心率不齊現(xiàn)象）。如果心率過(guò)快或過(guò)慢或者有心率不齊現(xiàn)象，那么將用不同顏色發(fā)光管進(jìn)行閃爍報(bào)警顯示。

電子設(shè)計(jì)自動(dòng)化
2011-04-22

電路心率測(cè)量心率計(jì) FPGA
基于POWER PC+FPGA架構(gòu)的飛行試驗(yàn)振動(dòng)數(shù)據(jù)實(shí)時(shí)分析系統(tǒng)設(shè)計(jì)

摘要：飛行試驗(yàn)振動(dòng)信號(hào)具有采樣率高、數(shù)據(jù)量大、處理復(fù)雜的特點(diǎn)，在現(xiàn)有條件下，通過(guò)遙測(cè)鏈路很難將大量的振動(dòng)數(shù)據(jù)實(shí)時(shí)傳輸至地面監(jiān)控系統(tǒng)。針對(duì)試飛測(cè)試的需要，結(jié)合某型號(hào)的試飛關(guān)鍵技術(shù)攻關(guān)研究，突破試飛振動(dòng)數(shù)

電子設(shè)計(jì)自動(dòng)化
2011-04-22

系統(tǒng)設(shè)計(jì) 振動(dòng) POWER FPGA
基于Cyclone III FPGA的DDR2接口設(shè)計(jì)分析

DDR SDRAM是Double Data Rate SDRAM的縮寫(xiě)，即雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器。DDR內(nèi)存是在SDRAM內(nèi)存基礎(chǔ)上發(fā)展而來(lái)的，能夠在時(shí)鐘的上升沿和下降沿各傳輸一次數(shù)據(jù)，可以在與SDRAM相同的總線時(shí)鐘頻率下達(dá)到更高的數(shù)據(jù)傳輸率。雖然DDR2和DDR一樣,都采用相同采樣方式進(jìn)行數(shù)據(jù)傳輸，但DDR2擁有兩倍于DDR的預(yù)讀取系統(tǒng)命令數(shù)據(jù)的能力。

電子設(shè)計(jì)自動(dòng)化
2011-04-21

接口設(shè)計(jì) CYCLONE DDR2接口 FPGA
高性能FPGA中的高速SERDES接口

引言　串行接口常用于芯片至芯片和電路板至電路板之間的數(shù)據(jù)傳輸。隨著系統(tǒng)的帶寬不斷增加至多吉比特范圍，并行接口已經(jīng)被高速串行鏈接，或SERDES （串化器/ 解串器）所取代。起初， SERDES是獨(dú)立的ASSP或ASIC器

電子設(shè)計(jì)自動(dòng)化
2011-04-20

LATTICE SERDES SERDES接口 FPGA
FPGA在數(shù)字式心率計(jì)中的電路組成及工作原理

本心率計(jì)在數(shù)字式心率計(jì)的基礎(chǔ)上，采用FPGA和VHDL語(yǔ)言實(shí)現(xiàn)，減少了元器件使用數(shù)量，提高了測(cè)量精度和可靠性。該電路能夠?qū)崟r(shí)采集并測(cè)量人體心跳的瞬時(shí)和平均心跳速率，判斷并顯示心率狀態(tài)（即心跳是否正常、是否過(guò)快或過(guò)慢、是否有心率不齊現(xiàn)象）。如果心率過(guò)快或過(guò)慢或者有心率不齊現(xiàn)象，那么將用不同顏色發(fā)光管進(jìn)行閃爍報(bào)警顯示。

數(shù)字電源
2011-04-20

電路心率測(cè)量心率計(jì) FPGA
基于FPGA+DSP的高速中頻采樣信號(hào)處理平臺(tái)的實(shí)現(xiàn)

摘要：高速中頻采樣信號(hào)處理平臺(tái)在實(shí)際應(yīng)用中有很大的前景，提出采用FPGA+DSP的處理結(jié)構(gòu)，結(jié)合高性能A／D和D／A處理芯片，設(shè)計(jì)了一個(gè)通用處理平臺(tái)，并對(duì)其主要性能進(jìn)行了測(cè)試。實(shí)驗(yàn)與實(shí)際應(yīng)用表明，該系統(tǒng)具有很強(qiáng)的

數(shù)字電源
2011-04-19

DSP 中頻采樣信號(hào)處理平臺(tái) FPGA
基于FPGA+DSP的高速中頻采樣信號(hào)處理平臺(tái)的實(shí)現(xiàn)

基于FPGA+DSP的高速中頻采樣信號(hào)處理平臺(tái)的實(shí)現(xiàn)

嵌入式教程
2011-04-19

DSP 中頻采樣信號(hào)處理平臺(tái) FPGA

首頁(yè) 上一頁(yè) 243 244 245 246 247 248 249 250 251 252 下一頁(yè) 尾頁(yè)

FPGA

在FPGA中植入嵌入式系統(tǒng)

邁瑞公司授予Altera“最佳服務(wù)獎(jiǎng)”

邁瑞公司授予Altera“最佳服務(wù)獎(jiǎng)”

第二代串行 RapidIO 和低成本、低功耗的 FPGA

采用可定制微控制器來(lái)優(yōu)化算法的設(shè)計(jì)

第二代串行 RapidIO 和低成本、低功耗的 FPGA

采用可定制微控制器來(lái)優(yōu)化算法的設(shè)計(jì)

FPGA在嵌入式系統(tǒng)中的開(kāi)發(fā)方向

FPGA在嵌入式系統(tǒng)中的開(kāi)發(fā)方向

FPGA在嵌入式系統(tǒng)中的開(kāi)發(fā)方向

基于可編程邏輯的便攜式設(shè)備多節(jié)鋰聚合物電池管理

基于可編程邏輯的便攜式設(shè)備多節(jié)鋰聚合物電池管理

Virtex-6 FPGA ML605 評(píng)估套件限時(shí)促銷(xiāo)

FPGA在數(shù)字式心率計(jì)中的電路組成及工作原理

基于POWER PC+FPGA架構(gòu)的飛行試驗(yàn)振動(dòng)數(shù)據(jù)實(shí)時(shí)分析系統(tǒng)設(shè)計(jì)

基于Cyclone III FPGA的DDR2接口設(shè)計(jì)分析

高性能FPGA中的高速SERDES接口

FPGA在數(shù)字式心率計(jì)中的電路組成及工作原理

基于FPGA+DSP的高速中頻采樣信號(hào)處理平臺(tái)的實(shí)現(xiàn)

基于FPGA+DSP的高速中頻采樣信號(hào)處理平臺(tái)的實(shí)現(xiàn)

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(人)

熱門(mén)活動(dòng)

課程視頻