
FPGA能為今天許多需要DSP功能的復雜應用提供快速、低成本的解決方案。不過,許多DSP工程師在傳統(tǒng)上擅長軟件開發(fā),當涉及到硬件時他們可能就不知道該從何下手?;旧?,有三種設計方法供DSP工程師加以考慮:采用知識產權(IP)進行設計、采用硬件描述語言(HDL)的傳統(tǒng)設計方法、以及使用現在的一些新工具把C語言編譯到硬件中。
多年以來,在ASSP、ASIC、DSP、FPGA等芯片的選擇問題上,高端通信系統(tǒng)設計師總面臨諸多棘手而復雜的難題。
在利用FPGA實現數字信號處理方面,分布式算法發(fā)揮著關鍵作用,與傳統(tǒng)的乘積-積結構相比,具有并行處理的高效性特點。詳細研究了基于FPGA、采用分布式算法實現FIR數字濾波器的原理和方法,并通過Xilinx ISE在Modelsim下進行了仿真。
盡管H.264/AVC承諾將此已有視頻編碼標準具有更高的編碼效率,它仍為系統(tǒng)架構師、DSP 工程師和硬件設計人員帶來了巨大的工程設計挑戰(zhàn)。H.264/AVC 標準引入了自 1990 年推出 H.261 之后視頻編碼標準演進過程中出現的大部分重大改變和算法間斷 (algorithmic discontinuities)。
隨著Internet的迅猛發(fā)展和各種無線業(yè)務需求的增加,目前以承載單一話音業(yè)務為主的無線通信網已經越來越不適應人們的需要,所以,以大容量、高數據率和承載多媒體業(yè)務為目的的第三代移動通信系統(tǒng)(IMT-2000)成為無線通信的發(fā)展方向。
介紹3-DES算法的概要;以Xilinx公司SPARTANII結構的XC2S100為例,闡述用FPGA高速實現3-DES算法的設計要點及關鍵部分的設計。
本文提出了一種使用FPGA 實現誤碼率測試的設計及實現方法。該設計可通過FPGA 內建的異步串行接口向主控計算機傳遞誤碼信息,也可以通過數碼管實時顯示一段時間內的誤碼率。文章先介紹了系統(tǒng)構成和工作流程,然后重點分析了關鍵技術的實現。
在設計大型FPGA信號處理系統(tǒng)時,設計師往往需要很長的仿真時間。FPGA設計工具(例如賽靈思的System Generator for DSP)通過提供穩(wěn)固的硬件在環(huán)路(hardware-in-the-loop)接口,允許用戶直接利用FPGA硬件進行設計仿真,從而解決仿真時間過長的問題。這些接口允許用戶利用硬件進行部分設計仿真,從而在相當程度上加快了仿真速度(通??蛇_一個數量級或更多)。同時,利用硬件在環(huán)接口還使系統(tǒng)具備了實時FPGA硬件調試和驗證功能。
介紹了3DES加密算法的原理并詳盡描述了該算法的FPGA設計實現。采用了狀態(tài)機和流水線技術,使得在面積和速度上達到最佳優(yōu)化;添加了輸入和輸出接口的設計以增強該算法應用的靈活性。各模塊均用硬件描述語言實現,最終下載到FPGA芯片Stratix EP1S25F780C5中。