FPGA

我要報錯

FPGA（Field－Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。

基于TMS320DM642的CCD圖像采集系統(tǒng)設(shè)計

本文提出了一種實時圖像采集和處理系統(tǒng)的設(shè)計方法，該系統(tǒng)以TMS320DM642為核心，結(jié)合視頻解碼芯片SAA7115H和OSD FPGA構(gòu)成實時圖像采集和處理系統(tǒng)電路。

嵌入式教程
2018-06-27

FPGA tms320dm642 圖象采集設(shè)計教程
FPGA的VRLA蓄電池測試系統(tǒng)設(shè)計

1、引言　　閥控式鉛酸蓄電池（VRLA）在實際使用中會出現(xiàn)電池殼變形、電解液滲漏、容量不足、電池端電壓不均勻等現(xiàn)象，實踐證明，整組電池的容量是以狀況最差的那塊電池的容量值為準(zhǔn)，而不是以平均值

測試測量
2018-06-27

測試系統(tǒng) vrla蓄電池 FPGA
基于FPGA的AD7862接口電路設(shè)計

針對在自動控制系統(tǒng)設(shè)計領(lǐng)域和通信領(lǐng)域中有著廣泛運用的AD7862芯片，介紹了一種基于FPGA的驅(qū)動接口電路的設(shè)計。闡述了 AD7862的特點及基本功能，以及基于這些功能特點的驅(qū)動時序，并以此時序為基礎(chǔ)在FPGA芯片中實現(xiàn)了AD7862的驅(qū)動電路。給出了主要的VHDL 代碼以及最終的仿真測試結(jié)果，實現(xiàn)了對AD7862芯片的穩(wěn)定可靠驅(qū)動，同時也驗證了所設(shè)計驅(qū)動電路的正確性。

嵌入式硬件
2018-06-27

存儲技術(shù) 接口電路 vhdl語言 ad7862芯片 FPGA
如何快速啟動嵌入式系統(tǒng)開發(fā)

雖然FPGA的傳統(tǒng)用戶是硬件設(shè)計者，但是賽靈思的新型嵌入式設(shè)計平臺，使得軟件開發(fā)人員也能夠在熟悉的環(huán)境中輕松編程，包括Eclipse IDE、編譯器、調(diào)試器、操作系統(tǒng)和庫。編程可以利用uC/OS-II之類的RTOS 甚至全嵌入式Linux在裸金屬級完成。

嵌入式硬件
2018-06-27

賽靈思嵌入式開發(fā) 嵌入式系統(tǒng) FPGA
FPGA系統(tǒng)中三種方式減少亞穩(wěn)態(tài)的產(chǎn)生

在FPGA系統(tǒng)中，如果數(shù)據(jù)傳輸中不滿足觸發(fā)器的Tsu和Th不滿足，或者復(fù)位過程中復(fù)位信號的釋放相對于有效時鐘沿的恢復(fù)時間(recovery TIme)不滿足，就可能產(chǎn)生亞穩(wěn)態(tài)，此時觸發(fā)器輸出端Q在有效時鐘沿之后比較長的一段時間處于不確定的狀態(tài)，在這段時間里Q端在0和1之間處于振蕩狀態(tài)，而不是等于數(shù)據(jù)輸入端D的值。這段時間稱為決斷時間(resoluTIon TIme)。經(jīng)過resoluTIon time之后Q端將穩(wěn)定到0或1上，但是穩(wěn)定到0或者1，是隨機(jī)的，與輸入沒有必然的關(guān)系。

嵌入式硬件
2018-06-27

數(shù)據(jù)傳輸嵌入式開發(fā) 觸發(fā)器 FPGA
基于DSP Builder數(shù)字信號處理器的FPGA設(shè)計

以往基于FPGA的數(shù)字信號處理系統(tǒng)的模型及算法采用VHDL或VerilogHDL等硬件描述語言描述。但這些硬件描述語言往往比較復(fù)雜，而采用Altera公司推出的專門針對數(shù)字信號處理器設(shè)計工具DSP BuildIer則可大大簡化設(shè)計過程，提高設(shè)計效率。

嵌入式硬件
2018-06-27

DSP 設(shè)計嵌入式處理器 builder FPGA
具有多個電壓軌的FPGA和DSP電源設(shè)計實例

大多數(shù)電子產(chǎn)品由于包含一個或多個FPGA或DSP數(shù)字處理芯片而需要提供多個電源軌。在為這些數(shù)字IC供電時，有多種方案可以選擇，也有許多潛在的陷阱需要避免。在“具有多個電壓軌的FPGA和DSP應(yīng)用的電源設(shè)計方法”一文中，作者提出了多電壓軌FPGA和DSP應(yīng)用的電源解決方案，討論了功率預(yù)算和排序選擇等在系統(tǒng)水平所關(guān)注的問題。本文將著重討論如何在各種類型的點到負(fù)載點(POL)直流/直流轉(zhuǎn)換器之間做出選擇，并討論如何設(shè)計這些轉(zhuǎn)換器才能滿足直流精度以及啟動和暫態(tài)要求。

嵌入式硬件
2018-06-26

DSP 嵌入式開發(fā) 電源設(shè)計電壓軌 FPGA
FPGA工程師應(yīng)如何挑選ADC和DAC

將具有信號處理功能的FPGA與現(xiàn)實世界相連接，需要使用模數(shù)轉(zhuǎn)換器(ADC)或數(shù)模轉(zhuǎn)換器(DAC) 一旦執(zhí)行特定任務(wù)，F(xiàn)PGA系統(tǒng)必須與現(xiàn)實世界相連接，而所有工程師都知道現(xiàn)實世界是

數(shù)字電源
2018-06-26

dac adc 電源技術(shù)解析采樣頻率 FPGA
FPGA中的冒險現(xiàn)象和如何處理毛刺

冒險往往會影響到邏輯電路的穩(wěn)定性。時鐘端口、清零和置位端口對毛刺信號十分敏感，任何一點毛刺都可能會使系統(tǒng)出錯，因此判斷邏輯電路中是否存在冒險以及如何避免冒險是設(shè)計人員必須要考慮的問題。

嵌入式硬件
2018-06-25

電路嵌入式處理器邏輯電路 FPGA
FPGA

如今，F(xiàn)PGA 功能強(qiáng)大且管腳數(shù)目極大，可為工程師提供大量機(jī)會來提升特性和功能，同時還能降低產(chǎn)品成本。隨著復(fù)雜度增加，將這些器件集成到印刷電路板也成為了一項嚴(yán)峻的挑戰(zhàn)。數(shù)百個邏輯信號需映射到器件的物理管腳輸

電子設(shè)計自動化
2018-06-25

FPGA
FPGA和ASIC之間界限正在模糊，F(xiàn)PGA為未來的ASIC提供設(shè)計架構(gòu)

與以前的自我相比，現(xiàn)在的FPGA不再僅僅是查找表(LUT)和寄存器的集合，而是已經(jīng)遠(yuǎn)遠(yuǎn)超出了現(xiàn)在的體系結(jié)構(gòu)的探索，為未來的ASIC提供設(shè)計架構(gòu)。該系列器件現(xiàn)在包括從基本的可編

數(shù)字電源
2018-06-22

測試電源技術(shù)解析 FPGA
基于FPGA的高速PCB的設(shè)計

隨著現(xiàn)場可編程門陣列(FPGA)已發(fā)展成為真正的可編程系統(tǒng)級芯片，利用這些芯片設(shè)計印制電路板(PCB)的任務(wù)變得愈加復(fù)雜。要完全實現(xiàn)FPGA 的功能，需要對PCB 板進(jìn)行精心設(shè)計。采用高速FPGA 進(jìn)行設(shè)計時，在板開發(fā)之前和開

電子設(shè)計自動化
2018-06-22

PCB FPGA
基于DSP的H.264編碼器的電路設(shè)計

H.264是ITU-T的視頻編碼專家組(VCEG)和ISO／IEC的活動圖像專家組(MPEG)聯(lián)合制定的視頻壓縮標(biāo)準(zhǔn)。它在H.263／H.263++的基礎(chǔ)上發(fā)展,在繼承所有編碼壓縮技術(shù)優(yōu)點。

嵌入式硬件
2018-06-22

DSP 電路設(shè)計 h.263 FPGA
FPGA/DSP技術(shù)的1553B飛機(jī)總線系統(tǒng)通訊軟件的設(shè)計

目前，隨著工藝和技術(shù)的進(jìn)步，集成電路技術(shù)的發(fā)展已經(jīng)使得在一個芯片上集成一個可編程系統(tǒng)（Programmable System ON a Chip，PSOC）成為可能。其中，現(xiàn)場可編程門陣列.

嵌入式硬件
2018-06-22

DSP 總線與接口 1553b飛機(jī)總線 FPGA
基于FPGA的多DSP紅外實時圖像處理系統(tǒng)電路設(shè)計

隨著紅外探測技術(shù)迅猛的發(fā)展，當(dāng)今紅外實時圖像處理系統(tǒng)所要處理的數(shù)據(jù)量越來越大，速度要求也越來越快，利用目前主流的單DSP+ FPGA硬件架構(gòu)進(jìn)行較為復(fù)雜的圖像處理算法運算時.

嵌入式硬件
2018-06-22

DSP 紅外電路設(shè)計實時圖像處理 FPGA
基于FPGA與ADSP TS201的總線接口設(shè)計方案

在雷達(dá)信號處理、數(shù)字圖像處理等領(lǐng)域中，信號處理的實時性至關(guān)重要。由于FPGA芯片在大數(shù)據(jù)量的底層算法處理上的優(yōu)勢及DSP芯片在復(fù)雜算法處理上的優(yōu)勢，DSP+FPGA的實時信號處理系統(tǒng)的應(yīng)用.

嵌入式硬件
2018-06-22

adsp 總線與接口 ts201總線 FPGA
Linux基礎(chǔ)架構(gòu)在晶心平臺上的移植研究

鑒于越來越多使用者將Linux移植到晶心平臺(Andes Embedded?)上(AndesCore? N12或N10)，本文的目的在協(xié)助使用者快速、有效率的將Linux 移植到自建的FPGA板子上(CPU是AndesCore? 的 N12或N10)。筆者曾協(xié)助多家公司工程師進(jìn)行Linux移植到晶心平臺的工作，將Linux移植過程容易遭遇的問題與盲點進(jìn)行實際說明，期望能對使用者有所幫助，也希望讀者不吝指教提供您寶貴的意見。

嵌入式軟件
2018-06-21

Linux 基礎(chǔ)架構(gòu) FPGA
分布式網(wǎng)絡(luò)化視頻監(jiān)控系統(tǒng)的設(shè)計實現(xiàn)，系統(tǒng)框圖、硬件原理

構(gòu)建以FPGA為核心的通信處理模塊，內(nèi)置一個32位處理器，加載uCLinux操作系統(tǒng)，驅(qū)動兩個CMOS接口、一個SPI射頻接口、一個以太網(wǎng)接口、一塊液晶顯示器；硬件加速定位、圖像預(yù)處理、編碼等算法；開發(fā)良好人機(jī)交互接口。

嵌入式軟件
2018-06-21

Zigbee 視頻監(jiān)控 Linux Virtex ii FPGA
用FPGA技術(shù)實現(xiàn)某新型通信設(shè)備中PCM碼流處理

摘要：本文根據(jù)FPGA器件的特點，介紹了應(yīng)用FPGA設(shè)計某通信設(shè)備中PCM碼流處理模塊的一種方案。并就設(shè)計中遇到的問題進(jìn)行了分析。關(guān)鍵詞：FPGA；RAM 引言由于FPGA器件可實現(xiàn)所有數(shù)字電路功能，具有結(jié)構(gòu)靈活、設(shè)計周

電子設(shè)計自動化
2018-06-21

通信設(shè)備技術(shù) FPGA
LabVIEW FPGA和軟件設(shè)計射頻儀器優(yōu)勢詳解

　　概覽　　無線設(shè)備的數(shù)量、通信標(biāo)準(zhǔn)的多樣性，以及調(diào)制方案的復(fù)雜度，每一年都在不斷增加。而隨著每一代新技術(shù)的誕生，由于使用傳統(tǒng)技術(shù)測試無線設(shè)備，需要大量更復(fù)雜的測試設(shè)備，其成本也在不斷

測試測量
2018-06-21

LabVIEW 射頻儀器 FPGA

首頁上一頁 83 84 85 86 87 88 89 90 91 92 下一頁尾頁

FPGA

基于TMS320DM642的CCD圖像采集系統(tǒng)設(shè)計

FPGA的VRLA蓄電池測試系統(tǒng)設(shè)計

基于FPGA的AD7862接口電路設(shè)計

如何快速啟動嵌入式系統(tǒng)開發(fā)

FPGA系統(tǒng)中三種方式減少亞穩(wěn)態(tài)的產(chǎn)生

基于DSP Builder數(shù)字信號處理器的FPGA設(shè)計

具有多個電壓軌的FPGA和DSP電源設(shè)計實例

FPGA工程師應(yīng)如何挑選ADC和DAC

FPGA中的冒險現(xiàn)象和如何處理毛刺

FPGA

FPGA和ASIC之間界限正在模糊，F(xiàn)PGA為未來的ASIC提供設(shè)計架構(gòu)

基于FPGA的高速PCB的設(shè)計

基于DSP的H.264編碼器的電路設(shè)計

FPGA/DSP技術(shù)的1553B飛機(jī)總線系統(tǒng)通訊軟件的設(shè)計

基于FPGA的多DSP紅外實時圖像處理系統(tǒng)電路設(shè)計

基于FPGA與ADSP TS201的總線接口設(shè)計方案

Linux基礎(chǔ)架構(gòu)在晶心平臺上的移植研究

分布式網(wǎng)絡(luò)化視頻監(jiān)控系統(tǒng)的設(shè)計實現(xiàn)，系統(tǒng)框圖、硬件原理

用FPGA技術(shù)實現(xiàn)某新型通信設(shè)備中PCM碼流處理

LabVIEW FPGA和軟件設(shè)計射頻儀器優(yōu)勢詳解

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(人)

熱門活動

課程視頻