FPGA

我要報(bào)錯(cuò)

FPGA（Field－Programmable Gate Array），即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。

FPGA在高精度脈寬測(cè)量系統(tǒng)中的應(yīng)用

　　測(cè)量領(lǐng)域以及儀表儀器領(lǐng)域中，對(duì)數(shù)字信號(hào)的測(cè)量主要便是對(duì)其信號(hào)脈沖寬度進(jìn)行測(cè)量。目前使用最多的方式便是脈沖計(jì)數(shù)的方式，即通過(guò)高頻時(shí)鐘脈沖在待測(cè)信號(hào)的低電平處或者高電平處進(jìn)行計(jì)數(shù)，然后依照

測(cè)試測(cè)量
2018-06-12

FPGA 高精度脈寬測(cè)量系統(tǒng)
FPGA器件配置模式

只有成功配置可編程邏輯器件FPGA之后，器件才能正常工作。Xilinx FPGA的配置有3種模式，分別為并行(SelectMap)、串行(Serial)和邊界掃描(Boundary Scan)模式。當(dāng)然Virtex-5和Spartan-3E／3A的器件有更多的配置模式，

電子設(shè)計(jì)自動(dòng)化
2018-06-12

器件模式 FPGA
FPGA中增加SPI和BPI配置模式

在Xilinx新一代的FPGA中增加了SPI和BPI配置模式，好處是成本低、設(shè)計(jì)者選擇余地大及配置方便等優(yōu)點(diǎn)。例如，Spartan-3E器件支持多種Vendor(生產(chǎn)商)提供的SPI和BPIFlash產(chǎn)品。對(duì)于SPI Flash器件可以通過(guò)Xilinx的Cable-

電子設(shè)計(jì)自動(dòng)化
2018-06-12

模式 spi FPGA
FPGA器件配置流程

Xilinx的FPGA器件配置流程共有4個(gè)階段，每個(gè)階段分別執(zhí)行不同的命令和操作。這4個(gè)階段分別為配置存儲(chǔ)器清除、初始化、裝入配置數(shù)據(jù)和啟動(dòng)器件，下面以Spartan-3的加載為例說(shuō)明這個(gè)過(guò)程。 (1)配置存儲(chǔ)器清除階段(如圖

電子設(shè)計(jì)自動(dòng)化
2018-06-12

器件流程 FPGA
配置FPGA器件時(shí)的常見(jiàn)問(wèn)題

在配置FPGA器件時(shí)的常見(jiàn)問(wèn)題及其解決方法。 (1)當(dāng)模式改變后，同時(shí)需要修改產(chǎn)生位流文件中的配置時(shí)鐘的屬性為CCLK或JTAGClock，否則無(wú)法配置。 (2)DONE狀態(tài)腳始終為低解決方法：檢查該引腳的負(fù)載是否太重，選擇合適的

電子設(shè)計(jì)自動(dòng)化
2018-06-12

器件常見(jiàn)問(wèn)題 FPGA
嵌入式多軸運(yùn)動(dòng)控制系統(tǒng)軟硬件實(shí)現(xiàn)方案

運(yùn)動(dòng)控制技術(shù)是推動(dòng)新的技術(shù)革命和新的產(chǎn)業(yè)革命的關(guān)鍵技術(shù)，高速、高精度始終是運(yùn)動(dòng)控制技術(shù)追求的目標(biāo)。運(yùn)動(dòng)控制技術(shù)能夠快速發(fā)展主要得益于計(jì)算機(jī)、高速數(shù)字處理器（DSP）、自動(dòng)控制、網(wǎng)絡(luò)技術(shù)的發(fā)展，不僅應(yīng)用于數(shù)控機(jī)床、工業(yè)機(jī)器人、輕工、紡織、化工、冶金等傳統(tǒng)行業(yè)，還在國(guó)防、航空航天等多個(gè)領(lǐng)域得到廣泛應(yīng)用。

嵌入式硬件
2018-06-11

DSP 運(yùn)動(dòng)控制器嵌入式開發(fā) 機(jī)器人控制多軸運(yùn)動(dòng)控制系統(tǒng) FPGA
一文讀懂嵌入式FPGA

嵌入式FPGA(eFPGA)是指將一個(gè)或多個(gè)FPGA以IP的形式嵌入ASIC，ASSP或SoC等芯片中。換句話說(shuō)，eFPGA是一種數(shù)字可重構(gòu)結(jié)構(gòu)，由可編程互連中的可編程邏輯組成，通常表現(xiàn)為矩形陣列，數(shù)據(jù)輸入和輸出位于邊緣周圍。 eFPGA通常具有數(shù)百或數(shù)千個(gè)輸入和輸出，可連接到總線、數(shù)據(jù)路徑、控制路徑、GPIO、PHY或任何需要的器件。

嵌入式硬件
2018-06-11

嵌入式嵌入式開發(fā) 嵌入式處理器 FPGA
經(jīng)典款嵌入式智能小車的設(shè)計(jì)技巧，提供硬件選型

傳統(tǒng)智能小車，特別是嵌入式系統(tǒng)，一般都是基于單片機(jī)或者ARM的嵌入式系統(tǒng)，基本上都由軟件系統(tǒng)和硬件系統(tǒng)組成的，硬件系統(tǒng)方面，跟傳統(tǒng)的搭建硬件環(huán)境一樣，只能做相對(duì)裁剪和功能拓展，但是，本項(xiàng)目的課題是通過(guò)xilinx的FPGA開發(fā)板搭建嵌入式的硬件環(huán)境，從最小系統(tǒng)到IP核的添加，都是根據(jù)需要進(jìn)行拓展的，實(shí)現(xiàn)一對(duì)一的拓展，不浪費(fèi)資源，而且基于F

嵌入式硬件
2018-06-11

嵌入式開發(fā) 智能小車全橋驅(qū)動(dòng) spartan-6 電源穩(wěn)壓芯片 FPGA
如何用C語(yǔ)言描述AES256加密算法最高效？

高級(jí)加密標(biāo)準(zhǔn) (AES) 已經(jīng)成為很多應(yīng)用（諸如嵌入式系統(tǒng)中的應(yīng)用等）中日漸流行的密碼規(guī)范。

嵌入式教程
2018-06-11

嵌入式 asic aes 技術(shù)教程 FPGA
主流FPGA簡(jiǎn)介

多個(gè)平臺(tái)中的每一個(gè)都針對(duì)特定的應(yīng)用領(lǐng)域進(jìn)行了優(yōu)化，將系統(tǒng)成本降到了最低。 (1) Spartan-3A平臺(tái)：針對(duì)I/O進(jìn)行了優(yōu)化。針對(duì)那些I/O數(shù)和性能比邏輯密度更重要的應(yīng)用，特別適用于橋接、差分信號(hào)和存儲(chǔ)器接口這些需要

電子設(shè)計(jì)自動(dòng)化
2018-06-11

簡(jiǎn)介主流 FPGA
非易失性FPGA

非易失陛安全FPGA實(shí)現(xiàn)最高系統(tǒng)集成，Spartan-3AN平臺(tái)針對(duì)要求非易矢性系統(tǒng)集成、安全性或大型用戶Flash的應(yīng)用. (1) SRAM FPGA和Flash技術(shù)突破性的強(qiáng)強(qiáng)結(jié)合。 (2) 無(wú)與倫比的Flash可靠性,加上此前只自SRAM FPGA才具備

電子設(shè)計(jì)自動(dòng)化
2018-06-11

非易失性 FPGA
數(shù)字信號(hào)處理FPGA Spartan

針對(duì)要求集成DSPMAC和擴(kuò)展存儲(chǔ)器的應(yīng)用. (1)具備多達(dá)53 K個(gè)邏輯單元和強(qiáng)大的片上存儲(chǔ)器，可支持高密度設(shè)計(jì)。 (2)使用成本優(yōu)化的集成DSP48A Slice，不到30美元即可實(shí)現(xiàn)超過(guò)20 GMACS的DSP性能。 (3)要求低成本FPGA設(shè)計(jì)

電子設(shè)計(jì)自動(dòng)化
2018-06-11

spartan 數(shù)字信號(hào)處理 FPGA
全球速度最快的FPGA

日前，Achronix 半導(dǎo)體公司宣布全球速度最快的 FPGA 現(xiàn)已開始供貨。Speedster 系列的首款產(chǎn)品為 SPD60，該產(chǎn)品系列的速度可達(dá) 1.5 GHz，性能比現(xiàn)有 FPGA 提高了 3 倍。參加 Achronix 早期試用合作的客戶已經(jīng)利用 S

電子設(shè)計(jì)自動(dòng)化
2018-06-08

全球速度最快 FPGA
FPGA未來(lái)發(fā)展道路如何走？

多種趨勢(shì)正在將FPGA推向兩條截然不同的發(fā)展道路。

嵌入式動(dòng)態(tài)
2018-06-08

收發(fā)器 sonos 行業(yè)資訊 FPGA
一文讀懂嵌入式FPGA

　嵌入式FPGA(eFPGA)是指將一個(gè)或多個(gè)FPGA以IP的形式嵌入ASIC，ASSP或SoC等芯片中?！　Q句話說(shuō)，eFPGA是一種數(shù)字可重構(gòu)結(jié)構(gòu)，由可編程互連中的可編程邏輯組成，通常表現(xiàn)為

數(shù)字電源
2018-06-07

測(cè)量電源技術(shù)解析 FPGA
DDS的FPGA實(shí)現(xiàn)設(shè)計(jì)

根據(jù)圖1，并假定相位控制字為0，這時(shí)DDS的核心部分相位累加器的FPGA的設(shè)計(jì)可分為如下幾個(gè)模塊：相位累加器SUM99、相位寄存器REG1、正弦查找表ROM和輸出數(shù)據(jù)寄存器REG2，其內(nèi)部組成框圖如圖 2所示。圖中，輸入信號(hào)有時(shí)

電子設(shè)計(jì)自動(dòng)化
2018-06-07

dds FPGA
FPGA與多核CPU使嵌入式設(shè)計(jì)更靈活

隨著嵌入式器件在過(guò)去數(shù)十年來(lái)的爆炸性成長(zhǎng)，使得硬件組件及軟件工具都有顯著的改善。雖然有著這種成長(zhǎng)與創(chuàng)新，但傳統(tǒng)嵌入式系統(tǒng)的設(shè)計(jì)方法卻少有進(jìn)步，并逐漸變成一種障礙。有鑒于新標(biāo)準(zhǔn)與協(xié)議的快速

單片機(jī)
2018-06-07

多核嵌入式更靈活 FPGA
如何為 FPGA 供電尋找最佳解決方案

為 FPGA 應(yīng)用設(shè)計(jì)優(yōu)秀電源管理解決方案不是一項(xiàng)簡(jiǎn)單的任務(wù)，相關(guān)的技術(shù)討論有很多很多。今天小編要為大家分享的內(nèi)容『FPGA 的電源管理』主要有兩個(gè)目的——

嵌入式硬件
2018-06-06

嵌入式開發(fā) 電壓電源 FPGA
FPGA數(shù)據(jù)采集電路仿真圖

圖1 是FPGA數(shù)據(jù)采集電路VHDL程序設(shè)計(jì)仿真圖。請(qǐng)讀者自己對(duì)照程序進(jìn)行仿真分析。圖1 FPGA數(shù)據(jù)采集電路仿真圖歡迎轉(zhuǎn)載,信息來(lái)自維庫(kù)電子市場(chǎng)網(wǎng)（www.dzsc.com）來(lái)源:ks991次

電子設(shè)計(jì)自動(dòng)化
2018-06-06

數(shù)據(jù)采集電路 FPGA
FPGA的VHDL源程序

歡迎轉(zhuǎn)載,信息來(lái)自維庫(kù)電子市場(chǎng)網(wǎng)（www.dzsc.com）來(lái)源:ks990次

電子設(shè)計(jì)自動(dòng)化
2018-06-06

源程序 vhdl FPGA

首頁(yè) 上一頁(yè) 87 88 89 90 91 92 93 94 95 96 下一頁(yè) 尾頁(yè)

FPGA

FPGA在高精度脈寬測(cè)量系統(tǒng)中的應(yīng)用

FPGA器件配置模式

FPGA中增加SPI和BPI配置模式

FPGA器件配置流程

配置FPGA器件時(shí)的常見(jiàn)問(wèn)題

嵌入式多軸運(yùn)動(dòng)控制系統(tǒng)軟硬件實(shí)現(xiàn)方案

一文讀懂嵌入式FPGA

經(jīng)典款嵌入式智能小車的設(shè)計(jì)技巧，提供硬件選型

如何用C語(yǔ)言描述AES256加密算法最高效？

主流FPGA簡(jiǎn)介

非易失性FPGA

數(shù)字信號(hào)處理FPGA Spartan

全球速度最快的FPGA

FPGA未來(lái)發(fā)展道路如何走？

一文讀懂嵌入式FPGA

DDS的FPGA實(shí)現(xiàn)設(shè)計(jì)

FPGA與多核CPU使嵌入式設(shè)計(jì)更靈活

如何為 FPGA 供電尋找最佳解決方案

FPGA數(shù)據(jù)采集電路仿真圖

FPGA的VHDL源程序

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(人)

熱門活動(dòng)

課程視頻