FPGA

我要報(bào)錯(cuò)

FPGA（Field－Programmable Gate Array），即現(xiàn)場(chǎng)可編程門(mén)陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。

利用FPGA簡(jiǎn)化3GPP

基帶處理信號(hào)通道是設(shè)計(jì)人員面臨的最大挑戰(zhàn)，但同時(shí)，它也為實(shí)現(xiàn)基站收發(fā)信臺(tái)的創(chuàng)新提供了絕佳機(jī)會(huì)。因此，目前其已然成為OEM廠商實(shí)現(xiàn)產(chǎn)品差異化的關(guān)鍵。隨著人們逐步認(rèn)識(shí)到，許多針對(duì)之前2G和3G系統(tǒng)的技術(shù)將無(wú)法滿(mǎn)足

電子設(shè)計(jì)自動(dòng)化
2018-06-04

FPGA gpp
基于FPGA 的MSK 調(diào)制解調(diào)器設(shè)計(jì)與應(yīng)用

摘要：提出了一種基于FPGA 的數(shù)字MSK 調(diào)制解調(diào)器設(shè)計(jì)方法，應(yīng)用VHDL 語(yǔ)言進(jìn)行了模塊設(shè)計(jì)和時(shí)序仿真。硬件部分在Altera 公司 EP2C15AF256C8N FPGA 上實(shí)現(xiàn)。結(jié)果表明，數(shù)字MSK調(diào)制解調(diào)器具有相位連續(xù)，頻帶利用率高的優(yōu)

電子設(shè)計(jì)自動(dòng)化
2018-06-04

調(diào)制解調(diào)器 msk FPGA
基于FPGA 的AES 加密算法的高速實(shí)現(xiàn)

摘要:介紹AES 算法的原理以及基于FPGA 的高速實(shí)現(xiàn)。結(jié)合算法和FPGA 的特點(diǎn),采用查表法優(yōu)化處理了字節(jié)代換運(yùn)算、列混合運(yùn)算。同時(shí),為了提高系統(tǒng)工作速度,在設(shè)計(jì)中應(yīng)用了內(nèi)外結(jié)合的流水線(xiàn)技術(shù)，并應(yīng)用Altera 公司的開(kāi)發(fā)

電子設(shè)計(jì)自動(dòng)化
2018-06-04

aes 加密算法 FPGA
基于FPGA的LED顯示控制系統(tǒng)的設(shè)計(jì)和實(shí)現(xiàn)

摘要：本文描述了一個(gè)基于可編程邏輯器件的全彩LED顯示系統(tǒng)的設(shè)計(jì)的過(guò)程,這個(gè)系統(tǒng)能夠基于硬件產(chǎn)生LED更多顏色灰度。詳細(xì)分析了其工作原理,并依據(jù)其原理,設(shè)計(jì)出了基于FPGA 的控制電路。 1 引言 LED 的發(fā)展已過(guò)了幾十

電子設(shè)計(jì)自動(dòng)化
2018-06-04

LED 控制系統(tǒng) FPGA
OPB總線(xiàn)仲裁器的RTL設(shè)計(jì)與FPGA實(shí)現(xiàn)

摘要：本文詳細(xì)介紹了OPB總線(xiàn)仲裁器的信號(hào)和仲裁機(jī)理。在QuartusII8.0平臺(tái)上,分別用固定優(yōu)先級(jí)算法和LRU算法,用硬件描述語(yǔ)言(verilog HDL)對(duì)OPB總線(xiàn)仲裁器進(jìn)行了RTL硬件建模。并用FPGA進(jìn)行實(shí)現(xiàn),并比較了仿真結(jié)果和綜

電子設(shè)計(jì)自動(dòng)化
2018-06-04

總線(xiàn) opb FPGA
基于FPGA 的ATM SAR 及其接口設(shè)計(jì)與實(shí)現(xiàn)

摘要：本文針對(duì)AAL5業(yè)務(wù),采用FPGA實(shí)現(xiàn)了AAL層中SAR子層功能和ATM層功能,向下提供UTOPIA主接口與物理層從接口連接,向上提供并行總線(xiàn)與ARM處理器連接,即在通用微處理器的環(huán)境中實(shí)現(xiàn)ATM接口。本文的研究成果不僅在提高產(chǎn)

電子設(shè)計(jì)自動(dòng)化
2018-06-04

atm 接口 FPGA
基于FPGA 的數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

摘要：結(jié)合高速FPGA的特點(diǎn), 設(shè)計(jì)了一套數(shù)據(jù)采集系統(tǒng)。該系統(tǒng)以FPGA作為采集系統(tǒng)的核心, 應(yīng)用FPGA的內(nèi)部邏輯實(shí)現(xiàn)時(shí)序控制,對(duì)數(shù)據(jù)進(jìn)行采集、顯示,并將處理后的結(jié)果通過(guò)USB口傳輸?shù)缴衔粰C(jī)。該系統(tǒng)具有電路結(jié)構(gòu)簡(jiǎn)單、功耗

電子設(shè)計(jì)自動(dòng)化
2018-06-04

數(shù)據(jù) 采集系統(tǒng) FPGA
基于FPGA 的模糊PID控制器的研究

摘要：提出了一種基于VHDL描述、FPGA 實(shí)現(xiàn)的模糊自整定PID控制器設(shè)計(jì)方法。首先,借助Matlab系統(tǒng)仿真工具,優(yōu)化得出模糊PID參數(shù)的模糊推理規(guī)則和控制器算法結(jié)構(gòu)。然后,進(jìn)行控制器的VHDL分層設(shè)計(jì)。最后,在一個(gè)具體的FPG

電子設(shè)計(jì)自動(dòng)化
2018-06-04

控制器模糊 FPGA
基于FPGA 的三相正弦DDS 的設(shè)計(jì)與實(shí)現(xiàn)

摘要：利用FPGA芯片及D/A轉(zhuǎn)換器,采用直接數(shù)字頻率合成(DDS)技術(shù),設(shè)計(jì)并實(shí)現(xiàn)了相位、頻率可控的三相正弦信號(hào)發(fā)生器。正弦調(diào)制波的產(chǎn)生采用查表法,僅將1/4周期的正弦波數(shù)據(jù)存入ROM中,減少了系統(tǒng)的硬件開(kāi)銷(xiāo)。經(jīng)過(guò)仿真和

電子設(shè)計(jì)自動(dòng)化
2018-06-04

dds 正弦 FPGA
基于FPGA 的超高速數(shù)據(jù)采集與處理系統(tǒng)

摘要：介紹了一種基于FPGA的超高速數(shù)據(jù)采集與處理系統(tǒng),給出了系統(tǒng)實(shí)現(xiàn)的方案,并詳細(xì)闡述了各硬件電路的具體構(gòu)成。對(duì)系統(tǒng)軟件功能做了簡(jiǎn)要介紹,并利用嵌入式邏輯分析儀對(duì)該超高速數(shù)據(jù)采集系統(tǒng)進(jìn)行了測(cè)試,驗(yàn)證了采樣結(jié)

電子設(shè)計(jì)自動(dòng)化
2018-06-04

系統(tǒng) 數(shù)據(jù)采集 FPGA
基于FPGA的正碼速調(diào)整的設(shè)計(jì)與實(shí)現(xiàn)

摘要：本文提出了基于FPGA正碼速調(diào)整的設(shè)計(jì)方案，采用格雷碼對(duì)地址編碼的異步FIFO設(shè)計(jì)，并利用MAXPLUSⅡ進(jìn)行編譯和仿真。結(jié)果表明，設(shè)計(jì)方法切實(shí)可行。 1 引言在時(shí)分制數(shù)字通信系統(tǒng)中，為了擴(kuò)大傳輸容量和提高傳輸效

電子設(shè)計(jì)自動(dòng)化
2018-06-04

正碼速 FPGA
基于FPGA實(shí)現(xiàn)變采樣率FIR濾波器的研究

摘要：數(shù)字信號(hào)憑借其在傳輸、存儲(chǔ)和計(jì)算上的便捷性,正在得到越來(lái)越廣泛的應(yīng)用。在現(xiàn)代數(shù)字系統(tǒng)中往往會(huì)存在多種采樣頻率,這就需要改變采樣頻率,進(jìn)行頻率轉(zhuǎn)換。本文主要介紹利用現(xiàn)場(chǎng)可編程邏輯器件(FPGA)實(shí)現(xiàn)變采樣率

電子設(shè)計(jì)自動(dòng)化
2018-06-04

濾波器采樣率 FPGA
基于FPGA的PC／104

0 引言 PC／104嵌入式控制PC出現(xiàn)于20世紀(jì)80年代末，并于1992年形成IEEEP966．1標(biāo)準(zhǔn)。它一方面繼承了PC的所有資源，另一方面又對(duì)PC的各個(gè)方面做了優(yōu)化設(shè)計(jì)，使其與IBM PC完全兼容，并具有體積小，功耗低，工作溫度寬

電子設(shè)計(jì)自動(dòng)化
2018-06-04

pc FPGA
H.264中二進(jìn)制化編碼器的FPGA實(shí)現(xiàn)

1 引言隨著數(shù)字電視及視頻會(huì)議的發(fā)展以及應(yīng)用，H．264由于其更高的壓縮比、更好的圖像質(zhì)量和良好的網(wǎng)絡(luò)適應(yīng)性而備受關(guān)注。基于上下文的自適應(yīng)二進(jìn)制算術(shù)編碼(CABAC)則作為H．264編碼器系統(tǒng)的最后一環(huán)，對(duì)整個(gè)編碼性

電子設(shè)計(jì)自動(dòng)化
2018-06-04

編碼器 FPGA
一種基于FPGA的Viterbi譯碼器優(yōu)化算法

1 引言由于卷積碼優(yōu)良的性能，被廣泛應(yīng)用于深空通信、衛(wèi)星通信和2G、3G移動(dòng)通信中。卷積碼有三種譯碼方法：門(mén)限譯碼、概率譯碼和Viterbi算法，其中Viterbi算法是一種基于網(wǎng)格圖的最大似然譯碼算法，是卷積碼的最佳

電子設(shè)計(jì)自動(dòng)化
2018-06-04

算法譯碼器 FPGA
下一代FPGA有望實(shí)現(xiàn)突破性?xún)?yōu)勢(shì)

本白皮書(shū)介紹為什么電信帶寬和基礎(chǔ)設(shè)施促進(jìn)了FPGA功能的增強(qiáng)，以及ASIC和ASSP面臨的商業(yè)挑戰(zhàn)，可編程邏輯器件(PLD)定制方法是怎樣支持FPGA功能的跨越式發(fā)展。本文還簡(jiǎn)要介紹

嵌入式硬件
2018-06-01

嵌入式處理器優(yōu)勢(shì) 突破性 FPGA
結(jié)合FPGA與結(jié)構(gòu)化ASIC進(jìn)行設(shè)計(jì)

由于結(jié)構(gòu)化ASIC具有單位成本低、功耗低、性能高和轉(zhuǎn)換快(fast turnaound)等特點(diǎn)，越來(lái)越多的先進(jìn)系統(tǒng)設(shè)計(jì)工程師正在考慮予以采用。在結(jié)構(gòu)化ASIC中，像通用邏輯門(mén)、存儲(chǔ)器、

嵌入式硬件
2018-06-01

asic 嵌入式處理器結(jié)構(gòu)化 FPGA
天啦魯，這十余款創(chuàng)客設(shè)計(jì)居然由FPGA搞定

關(guān)注2：如何能用好FPGA？這個(gè)問(wèn)題和FPGA開(kāi)發(fā)難度相關(guān)。一般我們會(huì)認(rèn)為創(chuàng)客可能缺乏軟硬件基礎(chǔ)，做相關(guān)開(kāi)發(fā)會(huì)有難度。但沒(méi)想到，對(duì)這個(gè)顧慮，湯立人先生反倒給出出人意料的答

嵌入式硬件
2018-06-01

嵌入式處理器十余天啦魯 FPGA
為FPGA軟處理器選擇操作系統(tǒng)

在本文中，我們研究了選擇嵌入式操作系統(tǒng)的各種方案，并且針對(duì)嵌入式和實(shí)時(shí)操作系統(tǒng)，討論一些選擇標(biāo)準(zhǔn)，并強(qiáng)調(diào)由可編程邏輯解決方案引入的設(shè)計(jì)折衷。闡述了一個(gè)典型實(shí)例，這里我們以在萊迪思半導(dǎo)體公司的FPGA 上運(yùn)行

電子設(shè)計(jì)自動(dòng)化
2018-06-01

操作系統(tǒng) 處理器 FPGA
基于FPGA的線(xiàn)陣CCD驅(qū)動(dòng)時(shí)序及模擬信號(hào)處理的設(shè)計(jì)

1 引言電荷耦合器CCD具有尺寸小、精度高、功耗低、壽命長(zhǎng)、測(cè)量精度高等優(yōu)點(diǎn)，在圖像傳感和非接觸測(cè)量領(lǐng)域得到了廣泛應(yīng)用。由于CCD芯片的轉(zhuǎn)換效率、信噪比等光電特性只有在合適的時(shí)序驅(qū)動(dòng)下才能達(dá)到器件工藝設(shè)計(jì)所要

電子設(shè)計(jì)自動(dòng)化
2018-06-01

時(shí)序信號(hào)處理 FPGA

首頁(yè) 上一頁(yè) 89 90 91 92 93 94 95 96 97 98 下一頁(yè) 尾頁(yè)

FPGA

利用FPGA簡(jiǎn)化3GPP

基于FPGA 的MSK 調(diào)制解調(diào)器設(shè)計(jì)與應(yīng)用

基于FPGA 的AES 加密算法的高速實(shí)現(xiàn)

基于FPGA的LED顯示控制系統(tǒng)的設(shè)計(jì)和實(shí)現(xiàn)

OPB總線(xiàn)仲裁器的RTL設(shè)計(jì)與FPGA實(shí)現(xiàn)

基于FPGA 的ATM SAR 及其接口設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA 的數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

基于FPGA 的模糊PID控制器的研究

基于FPGA 的三相正弦DDS 的設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA 的超高速數(shù)據(jù)采集與處理系統(tǒng)

基于FPGA的正碼速調(diào)整的設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA實(shí)現(xiàn)變采樣率FIR濾波器的研究

基于FPGA的PC／104

H.264中二進(jìn)制化編碼器的FPGA實(shí)現(xiàn)

一種基于FPGA的Viterbi譯碼器優(yōu)化算法

下一代FPGA有望實(shí)現(xiàn)突破性?xún)?yōu)勢(shì)

結(jié)合FPGA與結(jié)構(gòu)化ASIC進(jìn)行設(shè)計(jì)

天啦魯，這十余款創(chuàng)客設(shè)計(jì)居然由FPGA搞定

為FPGA軟處理器選擇操作系統(tǒng)

基于FPGA的線(xiàn)陣CCD驅(qū)動(dòng)時(shí)序及模擬信號(hào)處理的設(shè)計(jì)

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(hù)(人)

熱門(mén)活動(dòng)

課程視頻