FPGA

我要報(bào)錯(cuò)

FPGA（Field－Programmable Gate Array），即現(xiàn)場(chǎng)可編程門(mén)陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。

FPGA設(shè)計(jì)層次分析

FPGA設(shè)計(jì)包括描述層次及描述領(lǐng)域兩方面內(nèi)容。通常設(shè)計(jì)描述分為6個(gè)抽象層次，從高到低依次為：系統(tǒng)層、算法層、寄存器傳輸層、邏輯層、電路層和版圖層。對(duì)每一層又分別有三種不同領(lǐng)域的描述：行為域描述、結(jié)構(gòu)域描述和

電子設(shè)計(jì)自動(dòng)化
2018-06-13

FPGA 層次
FPGA的ARINC429總線接口卡設(shè)計(jì)

引言ARINC429總線廣泛應(yīng)用于商務(wù)運(yùn)輸航空領(lǐng)域，如空中客車(chē)A310/A320、A330/A340飛機(jī)，波音公司727、737、747、757和767飛機(jī)，麥道公司MD-11飛機(jī)等。它采用異步雙極性歸零碼進(jìn)行數(shù)據(jù)的編碼，并通過(guò)雙絞線傳輸，具有很

電子設(shè)計(jì)自動(dòng)化
2018-06-13

總線接口卡 FPGA
基于FPGA的數(shù)據(jù)無(wú)阻塞交換設(shè)計(jì)

隨著FPGA和大規(guī)模集成電路的發(fā)展，數(shù)據(jù)交換的實(shí)現(xiàn)有了新的方法。在該設(shè)計(jì)中，F(xiàn)PGA完成串口數(shù)據(jù)信號(hào)(TXD、RXD)的交換，專用的時(shí)隙交換芯片完成串口握手線(RTS、CTS、DTR、DSR、DCD、RI)的交換。內(nèi)部有硬件沖突監(jiān)測(cè)功能

電子設(shè)計(jì)自動(dòng)化
2018-06-13

數(shù)據(jù) FPGA
一款嵌入式數(shù)字存儲(chǔ)示波器設(shè)計(jì)方案

本文描述的數(shù)字存儲(chǔ)示波卡是一種基于DSP的雙通道數(shù)字存儲(chǔ)示波器。該示波器采用的是TI公司的TMS320F2812芯片，它具有高速的數(shù)字信號(hào)處理能力和濾波功能以及實(shí)時(shí)、大容量波形存儲(chǔ)、快速的信號(hào)處理等特性。并且本數(shù)字存儲(chǔ)示波器具有便攜、操作簡(jiǎn)單、精確度高、采樣速率大等優(yōu)點(diǎn)。

嵌入式硬件
2018-06-12

tms320f2812 存儲(chǔ)技術(shù) 數(shù)據(jù)處理數(shù)字存儲(chǔ)示波器 ili9230 FPGA
SPB嵌入式音頻處理系統(tǒng)設(shè)計(jì)

FPGA嵌入式設(shè)計(jì)中，常通過(guò)軟件編程的方式來(lái)訪問(wèn)或者控制某些外圍設(shè)備。電路設(shè)計(jì)軟件Altium Designer的軟件平臺(tái)構(gòu)建器（SPB）是一個(gè)包含了用于創(chuàng)建復(fù)雜軟件系統(tǒng)所需的所有驅(qū)動(dòng)和服務(wù)程序的軟件構(gòu)架。SPB中的軟件IP模塊可以屏蔽底層細(xì)節(jié)，為FPGA嵌入式設(shè)計(jì)的快速開(kāi)發(fā)提供便利，提高研發(fā)效率。

嵌入式硬件
2018-06-12

3000 altium 連接器嵌入式開(kāi)發(fā) designer spb nanoboard FPGA
簡(jiǎn)述嵌入式邏輯分析儀在FPGA測(cè)試中的應(yīng)用

邏輯分析儀是利用時(shí)鐘從測(cè)試設(shè)備上采集和顯示數(shù)字信號(hào)的儀器，最主要作用在于時(shí)序判定。由于邏輯分析儀不像示波器那樣有許多電壓等級(jí)，通常只顯示兩個(gè)電壓（邏輯1和0），因此設(shè)定了參考電壓后，邏輯分析儀將被測(cè)信號(hào)通過(guò)比較器進(jìn)行判定，高于參考電壓者為High，低于參考電壓者為L(zhǎng)ow，在High與Low之間形成數(shù)字波形。

嵌入式硬件
2018-06-12

嵌入式開(kāi)發(fā) 邏輯分析儀 ela FPGA
基于FPGA的視頻傳輸流發(fā)送系統(tǒng)設(shè)計(jì)

1 引言在目前的廣播電視系統(tǒng)中ASI接口是使用非常廣泛的一種接口形式，該接口隨同SPI一起被歐洲電信標(biāo)準(zhǔn)化協(xié)會(huì)（ETSI）制訂，以使不同廠家生產(chǎn)的MPEG2單元可以方便地進(jìn)行互聯(lián)。本設(shè)計(jì)方案以FPGA為核心器件，制作出了

電子設(shè)計(jì)自動(dòng)化
2018-06-12

視頻系統(tǒng) FPGA
基于MicroBlaze的嵌入式串口服務(wù)器的設(shè)計(jì)實(shí)現(xiàn)，提供軟硬件架構(gòu)、原理

本作品將要實(shí)現(xiàn)一個(gè)串口服務(wù)器，它有2個(gè)串口，每個(gè)串口可以連接一個(gè)需要服務(wù)的對(duì)象，比如門(mén)禁，消防，火警，馬達(dá)，燈光，空氣等各樣需要監(jiān)測(cè)的終端。為了便于實(shí)現(xiàn)和演示，我們采用的監(jiān)測(cè)終端為燈光，微型電機(jī)，溫度和紅外開(kāi)關(guān)。將這些數(shù)據(jù)通過(guò)終端微控制器（單片機(jī)等）采集后通過(guò)RS232傳送給串口服務(wù)器轉(zhuǎn)換為IP數(shù)據(jù)包，通過(guò)以太網(wǎng)發(fā)送到網(wǎng)絡(luò)上。

嵌入式硬件
2018-06-12

嵌入式開(kāi)發(fā) microblaze spartan-3 嵌入式串口服務(wù)器 FPGA
基于LVDS的高速圖像數(shù)據(jù)存儲(chǔ)器的設(shè)計(jì)與實(shí)現(xiàn)

本文所設(shè)計(jì)的數(shù)據(jù)存儲(chǔ)器能夠?qū)崿F(xiàn)高速圖像數(shù)據(jù)的實(shí)時(shí)存儲(chǔ)及轉(zhuǎn)發(fā)，碼率可達(dá)40 Mbyte/s，具有高寫(xiě)入帶寬和工作穩(wěn)定、可靠的特點(diǎn)。本設(shè)計(jì)已在相關(guān)項(xiàng)目中得到應(yīng)用，工作性能良好，具有一定的參考價(jià)值。

嵌入式硬件
2018-06-12

lvds Flash 存儲(chǔ)技術(shù) FPGA
FPGA底層編輯器概述

盡管ISE 10.x設(shè)計(jì)工具提供了功能強(qiáng)大的智能化綜合及實(shí)現(xiàn)等模塊，但在對(duì)邏輯進(jìn)行高級(jí)設(shè)計(jì)的過(guò)程中仍然需要采用手動(dòng)布局布線的方式才能達(dá)到?jīng)]計(jì)要求。FPGA Editor 工具為設(shè)計(jì)者提供豐富的FPGA底層編輯功能，主要體現(xiàn)在

電子設(shè)計(jì)自動(dòng)化
2018-06-12

編輯器底層 FPGA
使用FPGA底層編輯器一

在Place ＆ Route布局布線流程中雙擊【View／Edit Routed Design（FPGA Editor）】選項(xiàng)，出現(xiàn)圖1所示的界面。在布局布線流程中運(yùn)行底層編輯器與映射（Map）流程中執(zhí)行的結(jié)果是有區(qū)別的，其中包含所有布線的詳細(xì)信息。

電子設(shè)計(jì)自動(dòng)化
2018-06-12

編輯器底層 FPGA
使用FPGA底層編輯器二

在執(zhí)行這些操作前，一定要先保存.NCD和NCF文件。因?yàn)槿魏蔚讓泳庉嬈鞯牟僮鞫紩?huì)修改這些文件，一旦修改有誤，將無(wú)法恢復(fù)原始設(shè)計(jì)，造成不必要的損失。 ■移動(dòng)邏輯資源；在底層編輯器中可以將一個(gè)邏輯單元（塊）中的任

電子設(shè)計(jì)自動(dòng)化
2018-06-12

編輯器底層 FPGA
保證嵌入式系統(tǒng)程序完整性的技術(shù)設(shè)計(jì)方案

本項(xiàng)目目的在于，基于目前現(xiàn)有的嵌入式部件的安全功能（Spartan-3A的Device DNA和中興TCM芯片），提供一個(gè)保證嵌入式系統(tǒng)程序完整性的設(shè)計(jì)方案。于此同時(shí)，參照可信計(jì)算規(guī)范標(biāo)準(zhǔn)，為嵌入式系統(tǒng)打造一個(gè)可信根，為之后的可信鏈的建立及嵌入式可信平臺(tái)的構(gòu)造提供必要的條件

嵌入式硬件
2018-06-12

tcm 嵌入式開(kāi)發(fā) 嵌入式系統(tǒng) 完整保證技術(shù) FPGA
嵌入式安全保密模塊的設(shè)計(jì)及在軟件版權(quán)保護(hù)中的應(yīng)用

本項(xiàng)目設(shè)計(jì)方案是基于FPGA的嵌入式安全保密模塊ESMF (Embedded Security Module based on FPGA)，并通過(guò)高密計(jì)算返回安全認(rèn)證碼，通過(guò)安全認(rèn)證碼與密匙校驗(yàn)，為用戶解決高密數(shù)據(jù)存儲(chǔ)、身份認(rèn)證等很多安全問(wèn)題，這將為軟件版權(quán)的保護(hù)提供有效的途徑。

嵌入式硬件
2018-06-12

嵌入式開(kāi)發(fā) 嵌入式安全保密模塊軟件版權(quán)保護(hù) esmf FPGA
基于FPGA的數(shù)字量變換器測(cè)試系統(tǒng)設(shè)計(jì)

　　針對(duì)數(shù)字量變換器性能參數(shù)的測(cè)試工作，以FPGA為控制核心，開(kāi)展數(shù)字量變換器測(cè)試系統(tǒng)的設(shè)計(jì)和研究，并給出系統(tǒng)各模塊的具體設(shè)計(jì)方法；系統(tǒng)通過(guò)USB實(shí)現(xiàn)與計(jì)算機(jī)的通信，能夠產(chǎn)生計(jì)算機(jī)字信號(hào)及相應(yīng)移

測(cè)試測(cè)量
2018-06-12

測(cè)試系統(tǒng) 數(shù)字量變換器 FPGA
基于FPGA內(nèi)部的FIFO設(shè)計(jì)

在FPGA設(shè)計(jì)中，內(nèi)部的FIFO設(shè)計(jì)是個(gè)不可或缺的內(nèi)容，其設(shè)計(jì)的質(zhì)師會(huì)直接影響FPGA的邏輯容量和時(shí)序。在Xilinx中的某些高端器件是內(nèi)置的FIFO控制器，在coregen中可以直接產(chǎn)生這的硬FIFO控制器，強(qiáng)烈建議能夠使用硬的H

電子設(shè)計(jì)自動(dòng)化
2018-06-12

fifo FPGA
FPGA在高精度脈寬測(cè)量系統(tǒng)中的應(yīng)用

　　測(cè)量領(lǐng)域以及儀表儀器領(lǐng)域中，對(duì)數(shù)字信號(hào)的測(cè)量主要便是對(duì)其信號(hào)脈沖寬度進(jìn)行測(cè)量。目前使用最多的方式便是脈沖計(jì)數(shù)的方式，即通過(guò)高頻時(shí)鐘脈沖在待測(cè)信號(hào)的低電平處或者高電平處進(jìn)行計(jì)數(shù)，然后依照

測(cè)試測(cè)量
2018-06-12

高精度脈寬測(cè)量系統(tǒng) FPGA
FPGA器件配置模式

只有成功配置可編程邏輯器件FPGA之后，器件才能正常工作。Xilinx FPGA的配置有3種模式，分別為并行(SelectMap)、串行(Serial)和邊界掃描(Boundary Scan)模式。當(dāng)然Virtex-5和Spartan-3E／3A的器件有更多的配置模式，

電子設(shè)計(jì)自動(dòng)化
2018-06-12

器件模式 FPGA
FPGA中增加SPI和BPI配置模式

在Xilinx新一代的FPGA中增加了SPI和BPI配置模式，好處是成本低、設(shè)計(jì)者選擇余地大及配置方便等優(yōu)點(diǎn)。例如，Spartan-3E器件支持多種Vendor(生產(chǎn)商)提供的SPI和BPIFlash產(chǎn)品。對(duì)于SPI Flash器件可以通過(guò)Xilinx的Cable-

電子設(shè)計(jì)自動(dòng)化
2018-06-12

模式 spi FPGA
FPGA器件配置流程

Xilinx的FPGA器件配置流程共有4個(gè)階段，每個(gè)階段分別執(zhí)行不同的命令和操作。這4個(gè)階段分別為配置存儲(chǔ)器清除、初始化、裝入配置數(shù)據(jù)和啟動(dòng)器件，下面以Spartan-3的加載為例說(shuō)明這個(gè)過(guò)程。 (1)配置存儲(chǔ)器清除階段(如圖

電子設(shè)計(jì)自動(dòng)化
2018-06-12

器件流程 FPGA

首頁(yè) 上一頁(yè) 86 87 88 89 90 91 92 93 94 95 下一頁(yè) 尾頁(yè)

FPGA

FPGA設(shè)計(jì)層次分析

FPGA的ARINC429總線接口卡設(shè)計(jì)

基于FPGA的數(shù)據(jù)無(wú)阻塞交換設(shè)計(jì)

一款嵌入式數(shù)字存儲(chǔ)示波器設(shè)計(jì)方案

SPB嵌入式音頻處理系統(tǒng)設(shè)計(jì)

簡(jiǎn)述嵌入式邏輯分析儀在FPGA測(cè)試中的應(yīng)用

基于FPGA的視頻傳輸流發(fā)送系統(tǒng)設(shè)計(jì)

基于MicroBlaze的嵌入式串口服務(wù)器的設(shè)計(jì)實(shí)現(xiàn)，提供軟硬件架構(gòu)、原理

基于LVDS的高速圖像數(shù)據(jù)存儲(chǔ)器的設(shè)計(jì)與實(shí)現(xiàn)

FPGA底層編輯器概述

使用FPGA底層編輯器一

使用FPGA底層編輯器二

保證嵌入式系統(tǒng)程序完整性的技術(shù)設(shè)計(jì)方案

嵌入式安全保密模塊的設(shè)計(jì)及在軟件版權(quán)保護(hù)中的應(yīng)用

基于FPGA的數(shù)字量變換器測(cè)試系統(tǒng)設(shè)計(jì)

基于FPGA內(nèi)部的FIFO設(shè)計(jì)

FPGA在高精度脈寬測(cè)量系統(tǒng)中的應(yīng)用

FPGA器件配置模式

FPGA中增加SPI和BPI配置模式

FPGA器件配置流程

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(人)

熱門(mén)活動(dòng)

課程視頻