引言

　　近來，高精度、儀表等級的數(shù)模轉換技術取得了明顯的進步。10年以前，12位數(shù)模轉換器(DAC)就被認為是優(yōu)質器件。如今，16位DAC已經面市，而且在系統(tǒng)設計中的應用也越來越普遍。這些16位DAC是真正的精密型器件，其線性誤差小于1LSB，溫度漂移低于1ppm/℃。但是，有些DAC應用還需要更高的性能。自動測試設備、儀器、校準儀表、激光修整器、醫(yī)療電子產品以及其它應用常常需要16位以上的DAC準確度。人們已經生產出了電路組件形式的18位DAC，不過它們價格昂貴，并且需要進行經常性的校準。準確度達20位甚至23位以上(0.1ppm/℃!)的DAC由手動開關式開爾文-華萊(Kelvin-Varley)分壓器來提供。這些器件雖然具有令人驚嘆的準確度，但缺點是體積龐大、速度緩慢且價格極為昂貴。其應用領域一般局限于標準實驗室。一項有益的開發(fā)將是一款易于構造且無需頻繁校準的實用型20位(1ppm) DAC。

　　20位DAC架構

　　圖1描繪了一款20位(1ppm)DAC的架構。該電路基于一款刻度和零點漂移低于0.02ppm/℃的真正1ppm模數(shù)轉換器的面市。這款型號為LTC?400的器件在數(shù)字校正環(huán)路被用作一個反饋組件，以實現(xiàn)20位DAC。

　　圖1: 基于環(huán)路的20位DAC概念圖。數(shù)字比較允許模數(shù)轉換對DAC誤差進行校正。LTC2400 模數(shù)轉換器的低不確定性特征有望實現(xiàn)1ppm的輸出準確度

　　實際上，“從屬”20位DAC的輸出由“主控”LTC2400 模數(shù)轉換器來監(jiān)視，后者將數(shù)字信息饋送至一個代碼比較器。該代碼比較器負責區(qū)分用戶輸入字和LTC2400的輸出，并向從屬DAC提供一個校正代碼。環(huán)路以這種方式把從屬DAC的漂移和非線性連續(xù)校正至一個由模數(shù)轉換器和VREF所決定的準確度。對DAC的唯一要求是其應具備單調性。環(huán)路中的其它組件均無需穩(wěn)定。

　　該環(huán)路具有諸多合乎要求的屬性。如前文所述，準確度限值是由模數(shù)轉換器及其基準來設定的。其它組件均無需穩(wěn)定。此外，環(huán)路特性還對低階位變址和抖動進行了平均處理，從而消除了環(huán)路所固有的小信號不穩(wěn)定性。最后，可采用傳統(tǒng)的遠端采樣或通過把模數(shù)轉換器置于負載側來實現(xiàn)數(shù)字化采樣。該模數(shù)轉換器采用SO-8封裝，且外部組件極少，因而使得這種數(shù)字化開爾文(Kelvin)檢測電路成為一種實用型方案。

　　電路細節(jié)

　　圖2為該1ppm DAC的詳細原理圖。從屬DAC由兩個DAC組成。代碼比較器輸出的較高16位被饋送至一個16位DAC(“MSB DAC”)，而較低的位則被一個單獨的DAC     (“LSB DAC”)所轉換。雖然向兩個DAC提供了總共32位，但有8位是重疊的，因而可在所有的條件下保證環(huán)路捕獲特性。組合式DAC的合成24位分辨率提供了低于第20位的4位變址范圍，從而確保了一個1ppm精度等級的穩(wěn)定LSB。A1和A2把DAC的輸出電流變換為電壓，并在A3上相加。對A3的放大系數(shù)進行了適當?shù)脑O置，以使校正環(huán)路能夠始終捕獲并校正零標度和全標度誤差的任何組合。A3的輸出(即電路輸出)被饋送至LTC2400模數(shù)轉換器。LT?010提供緩沖處理以驅動負載和電纜。由代碼比較器來區(qū)分該模數(shù)轉換器的數(shù)字輸出和輸入字，并產生一個校正代碼。該校正代碼被加至MSB和LSB DAC，從而對反饋環(huán)路進行補償。環(huán)路的完整性由模數(shù)轉換器和電壓基準誤差來決定。采用5V供電電源的模數(shù)轉換器上的電阻器和二極管可保護其免遭意外A3輸出(上電、瞬變、掉電等)的損壞。A4是一個基準負輸出轉換器，而A5則負責向兩個DAC提供一個干凈的接地電位。

圖2 1ppm DAC的細節(jié)

　　線性度考慮

　　模數(shù)線性度決定了DAC的總體線性度。模數(shù)轉換器具有約 ±2ppm的非線性度。在容許該誤差的應用中，可將其忽略不計。如果需要1ppm的線性度，則可通過利用軟件方法對殘余的線性度誤差進行校正來實現(xiàn)。

　　DC性能特征

圖3 線性度曲線顯示了在所有代碼條件下誤差均不超過1ppm

　　圖3描繪了線性度與輸出代碼的關系曲線。數(shù)據(jù)顯示：在所有的代碼條件下線性度誤差均不超過1ppm。由圖4可見，在0.1Hz至10Hz通帶中測得的輸出噪聲約為0.2LSB。設備的局限性 (它設定了一個約0.2mV 的噪聲層) 對該測量結果產生了輕微的負面影響。

 圖4 輸出噪聲低于1uV

　　動態(tài)性能

　　模數(shù)的轉換速率與環(huán)路的采樣數(shù)據(jù)特性和低速放大器組合起來，規(guī)定了一個較低的DAC響應。圖5的轉換響應需要大約150ms的時間。

圖5 DAC輸出全標度轉換特性

　　如圖6所示，至1ppm(±5mV)以內的全標度DAC穩(wěn)定時間約需1400ms。一個500mV的較小階躍(圖7)僅需100ms的時間便可穩(wěn)定至1ppm以內。

圖6 在一個全標度階躍后的高分辨率穩(wěn)定情況，穩(wěn)定時間是1400ms至1ppm以內

圖7 對于一個500uV的轉換，小階躍僅需100ms的時間便可穩(wěn)定至1ppm以內

　　結語

　　表1給出了1ppm DAC規(guī)格的概要。這些規(guī)格應被視作指導準則，因為不同的選項和顯著的偏差將對性能產生影響。請參閱相應的附錄，以了解設計的詳細說明書和折衷方案。