摘要：全球定位系統(tǒng)(Global Positioning System，GPS)能夠向全球范圍內(nèi)的用戶(hù)提供全天候的高精度導(dǎo)航、定位和授時(shí)服務(wù)，在軍用和民用領(lǐng)域得到了廣泛的應(yīng)用。以GPS系統(tǒng)的測(cè)距碼粗碼C/A碼為研究對(duì)象，在深入研究C/A碼信號(hào)生成原理的基礎(chǔ)上，利用Matlab中的Simulink對(duì)C/A碼信號(hào)的生成進(jìn)行了建模、仿真和分析，并利用FPGA設(shè)計(jì)并實(shí)現(xiàn)了C/A碼發(fā)生器，詳細(xì)說(shuō)明了C/A碼生成的設(shè)計(jì)原理，對(duì)其中的關(guān)鍵模塊進(jìn)行了設(shè)計(jì)和分析，給出了具體實(shí)現(xiàn)方案，同時(shí)闡述整個(gè)應(yīng)用程序的流程，設(shè)計(jì)采用抽頭選擇控制端設(shè)置產(chǎn)生不同GPS衛(wèi)星號(hào)的C/A碼，最終仿真進(jìn)一步驗(yàn)證了其結(jié)果的正確性，它可以產(chǎn)生任意GPS衛(wèi)星號(hào)的C/A碼，設(shè)計(jì)中采用VHDL語(yǔ)言實(shí)現(xiàn)的C/A碼程序，可應(yīng)用于基于FPGA的GPS接收機(jī)設(shè)計(jì)中，對(duì)研究我國(guó)的北斗導(dǎo)航系統(tǒng)接收機(jī)有一定的借鑒意義。

全球衛(wèi)星定位系統(tǒng)(GPS)可在全球范圍內(nèi)，全天候?yàn)橛脩?hù)連續(xù)地提供高精度的位置、速度和時(shí)間信息。目前，GPS已被應(yīng)用于軍事、航海、航空、測(cè)量、交通、勘測(cè)等幾乎一切與位置、速度、時(shí)間有關(guān)的人類(lèi)活動(dòng)中。自從GPS系統(tǒng)建立以來(lái)，世界上對(duì)于GPS及其應(yīng)用技術(shù)的研究越來(lái)越普及。而關(guān)于與用戶(hù)聯(lián)系最為緊密的GPS接收機(jī)的研究是其中的研究熱點(diǎn)。在GPS接收機(jī)的設(shè)計(jì)和研究中，為了捕獲和跟蹤GPS信號(hào)，首先就要對(duì)C/A碼信號(hào)進(jìn)行碼剝離，為此，需要在本地復(fù)現(xiàn)與接收機(jī)接收的同相位的C/A碼信號(hào)。因此，關(guān)于GPS信號(hào)C/A碼生成的仿真研究就具有一定的意義。GPS衛(wèi)星信號(hào)包括載波信號(hào)、測(cè)距碼和數(shù)據(jù)碼。其中的測(cè)距碼粗碼即C/A碼(Coarse Acquisition Code)除了作為粗測(cè)碼外，還由于其具有碼長(zhǎng)短，易于捕獲的特點(diǎn)而作為GPS衛(wèi)星信號(hào)的捕獲碼，因此C/A碼是GPS信號(hào)捕獲以及接收機(jī)實(shí)現(xiàn)的基礎(chǔ)。文獻(xiàn)利用Matl ab對(duì)C/A碼進(jìn)行了仿真研究，文獻(xiàn)對(duì)C/A碼生成進(jìn)行了硬件仿真。

文中針對(duì)GPS全球衛(wèi)星導(dǎo)航系統(tǒng)ICD接口文件中C/A碼的編碼方式，在Matlab仿真的基礎(chǔ)上。設(shè)計(jì)出一種基于FPGA的C/A碼發(fā)生器，通過(guò)VHDL語(yǔ)言編程實(shí)現(xiàn)了測(cè)距碼的仿真，其結(jié)果表明設(shè)計(jì)的正確性。

1 基本原理

GPS衛(wèi)星導(dǎo)航定位系統(tǒng)是一種無(wú)線電導(dǎo)航定位(Radio Navigational Satellite Service，RNSS)系統(tǒng)，利用高空中的GPS衛(wèi)星，向地面發(fā)射L波段的載頻無(wú)線電測(cè)距信號(hào)，由地面上用戶(hù)接收機(jī)實(shí)時(shí)地連續(xù)接收，并計(jì)算出接收機(jī)天線所在的位置。GPS衛(wèi)星發(fā)射L1和L2兩種波段的載波，系統(tǒng)采用碼分多址(CDMA)技術(shù)來(lái)區(qū)分各顆衛(wèi)星，每顆衛(wèi)星都有自己特定的偽隨機(jī)噪聲碼(PRN碼)結(jié)構(gòu)。C/A碼時(shí)鐘速率為1.023 MHz，碼長(zhǎng)為1 023 chip，周期為1 ms。用于快速捕獲導(dǎo)航信號(hào)和實(shí)時(shí)粗略定位。GPS系統(tǒng)的L1信號(hào)調(diào)制有兩種偽碼，粗捕獲碼(C/A碼)和精密碼(P碼)。L1頻率上的GPS信號(hào)表達(dá)式如下：

C/A是Gold碼序列，由兩個(gè)10位移位寄存器G1和G2產(chǎn)生長(zhǎng)度為210-1=1 023位的最大長(zhǎng)度偽碼(PN碼)。C/A碼是由G1的直接輸出和G2的延時(shí)輸出異或的結(jié)果，是長(zhǎng)度為1 023的±1序列。其發(fā)生器如圖1所示。G2的時(shí)間延時(shí)取決于選取的兩個(gè)點(diǎn)的位置，這兩個(gè)點(diǎn)的選取和衛(wèi)星的ID是一一對(duì)應(yīng)的。

如圖1所示C/A碼發(fā)生器是由兩個(gè)10級(jí)反饋移位寄存器組成的，上面的移位寄存器產(chǎn)生m序列G1，下面移位寄存器產(chǎn)生m序列G2。G1和G2碼的特征多項(xiàng)式是：

G1(x)=1+x3+x10

G2(x)=1+x1+x2+x3+x6+x8+x9+x10 C/A碼是G1碼與G2碼的模2和的結(jié)果，通過(guò)在G2寄存器不同位置反饋抽頭，可產(chǎn)生不同的延遲偏置。選擇不同的等價(jià)序列G2和G1相異或，可以得到不同結(jié)構(gòu)的C/A碼，C/A碼可表示為：

G(t)=G1(t)·G2(t+iTc)

i是大于等于0的整數(shù)。G1和G2的周期為1 023，碼速率均為1.023 MHz，因此，周期都是1 ms。采用不同的可以產(chǎn)生1023種不同結(jié)構(gòu)的乘積碼，再加上G1和G2本身，共有1 025種結(jié)構(gòu)不同的C/A碼。

2 C/A碼發(fā)生器的實(shí)現(xiàn)方法

C/A碼的產(chǎn)生需要G1和G2碼序列，G1和G2的一個(gè)周期總數(shù)為1 024，而C/A碼截?cái)嘁晃?，因此，在? 023個(gè)碼元之后的下一個(gè)脈沖要進(jìn)行復(fù)位操作。采用VHDL編寫(xiě)各個(gè)m碼產(chǎn)生器，編寫(xiě)的依據(jù)是m碼產(chǎn)生原理及其仿真。

2.1 G1碼發(fā)生器設(shè)計(jì)

G1碼序列是一個(gè)10級(jí)反饋移位寄存器所產(chǎn)生m序列，根據(jù)C/A碼發(fā)生器整體需要，還需要在設(shè)計(jì)G1碼發(fā)生器本身上再加上控制信號(hào)端。將編寫(xiě)好的VHDL語(yǔ)言程序在Quartus II環(huán)境中進(jìn)行編譯，并生成相應(yīng)元件符號(hào)。用QuartusII模擬器對(duì)該模塊進(jìn)行時(shí)序仿真。

圖2中，clk端為同步時(shí)鐘脈沖：1.023 MHz，en端為使能端，高電平“1”有效;reset端為復(fù)位端，高電平“1”有效，在reset下降沿以后開(kāi)始輸出G1碼序列，每個(gè)時(shí)鐘上升沿輸出一個(gè)碼字，依次為：“1，1，1，1，1，1，1，1，1，1，0，0，0，1，1，1，0，0，0，……”

2.2 G2碼發(fā)生器的設(shè)計(jì)

G2碼發(fā)生器的設(shè)計(jì)方法與G1相同，只是多了一個(gè)平移選擇器，平移選擇器的不同組合可以產(chǎn)生多種結(jié)構(gòu)不同的m碼，所以，G2的設(shè)計(jì)要比G1多一個(gè)平移選擇器的控制項(xiàng)。本設(shè)計(jì)通過(guò)選擇不同的抽頭得到不同的m序列碼結(jié)構(gòu)。用Quartus II對(duì)該模塊進(jìn)行時(shí)序仿真。

如圖3所示，clk端為同步時(shí)鐘脈沖1.023 MHz;en端為使能端，高電平“1”有效;reset端為復(fù)位端，高電平“1”有效;pio_ca為相位選擇段。仿真以0號(hào)平移選擇器為例的，即選擇的抽頭為該10級(jí)反饋寄存器的2和6。系統(tǒng)在reset同步下降沿以后開(kāi)始輸出G2碼序列，每個(gè)時(shí)鐘上升沿輸出一個(gè)碼字，依次為：

“0，0，1，1，0，1，1，1，1，1，0，0，1，0，1，1，0，1，0，……”

2.3 C/A碼發(fā)生器的FPGA設(shè)計(jì)

在Quartus II環(huán)境中，將生成的G1碼和G2碼的發(fā)生器生成元件符號(hào)，以Schematic File的設(shè)計(jì)方式將G1和G2碼發(fā)生器組合起來(lái)，考慮到系統(tǒng)的穩(wěn)定性，還設(shè)計(jì)了一個(gè)帶時(shí)鐘異或運(yùn)算模塊，用于接收全局時(shí)鐘同步。本次仿真以第一顆衛(wèi)星為例，相位輸入為“0000”。在Quartus II環(huán)境下，將總體設(shè)計(jì)電路圖進(jìn)行編譯，并進(jìn)行時(shí)序仿真，平移選擇器控制字仍設(shè)置為0，仿真圖如圖4所示。

圖4中，在系統(tǒng)reset同步以后，開(kāi)始輸出C/A碼序列，每個(gè)時(shí)鐘上升沿輸出一個(gè)比特，依次為：“1，1，0，0，1，0，0，0，0，0，1，1，1，0，0，1，0，1，0，0……”。其中，clk端為同步時(shí)鐘脈沖：1.046 MHz，en端為使能端：高電平“1”有效，reset端為復(fù)位端：高電平“1”有效，pharse為相位選擇輸入，ca端：產(chǎn)生的周期為1 023 bit的C/A碼序列。

為了驗(yàn)證FPGA仿真的正確性，利用matlab simulink軟件進(jìn)行建模和仿真。利用延時(shí)單元構(gòu)成兩個(gè)10位的移位寄存器，并從移位寄存器輸出端選擇抽頭連接到異或門(mén)電路，將其輸出反饋，抽頭和反饋的連接按照GPS衛(wèi)星PRN編碼規(guī)則進(jìn)行選擇，并把最終輸出結(jié)果連接到示波器單元觀察其仿真波形。建立的simulink仿真模型如圖5所示，運(yùn)行的結(jié)果如圖6所示。從仿真的波形圖上可以看出，輸出的GPS第一顆衛(wèi)星PRN碼的C/A基碼也依次為：“1，1，0，0，1，0，0，0，0，0，1，1，1，0，0，1，0，1，0，0……”，前10個(gè)C/A基碼對(duì)應(yīng)的8進(jìn)制為1 440，與GPS系統(tǒng)第一顆衛(wèi)星的C/A碼完全相同。

3 結(jié) 論

結(jié)合GPS衛(wèi)星導(dǎo)航系統(tǒng)f1頻點(diǎn)C/A碼發(fā)生器的設(shè)計(jì)，在研究GPS衛(wèi)星導(dǎo)航系統(tǒng)ICD接口控制文件中C/A碼生成器原理的基礎(chǔ)上，給出了基于FPCA的碼生成器的設(shè)計(jì)方案。利用VHDL語(yǔ)言實(shí)現(xiàn)了G1碼和G2碼的產(chǎn)生，并設(shè)計(jì)實(shí)現(xiàn)了C/A碼，利用Matlab simulink建模仿真驗(yàn)證了FPGA設(shè)計(jì)結(jié)果的正確性，該設(shè)計(jì)可以產(chǎn)生GPS系統(tǒng)衛(wèi)星號(hào)所對(duì)應(yīng)的偽隨機(jī)碼，可以根據(jù)相位選擇的不同實(shí)現(xiàn)不同衛(wèi)星號(hào)的測(cè)距碼的產(chǎn)生。采用模塊化的設(shè)計(jì)方案，其研究結(jié)果對(duì)研究我國(guó)北斗導(dǎo)航接收機(jī)的設(shè)計(jì)具有一定的參考意義。